專利名稱：數(shù)字存儲(chǔ)電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種電路裝置，該裝置中的矩陣包括根據(jù)權(quán)利要求1的特征項(xiàng)的存儲(chǔ)單元和尋址裝置。
為了從X種可能性中進(jìn)行挑選，公知的是，需要的位數(shù)等于ld(X)，即等于X的以2為底的對(duì)數(shù)(對(duì)數(shù)的底為2)，或者如果上述對(duì)數(shù)不是整數(shù)對(duì)數(shù)，則等于次最大的整數(shù)。通常，存儲(chǔ)矩陣中的M行數(shù)和N列數(shù)分別是數(shù)字2的整數(shù)冪，因此，要求行地址正好為Z＝ld(M)位，列地址正好為S＝ld(N)位。
在存儲(chǔ)電路的制造過(guò)程中，存儲(chǔ)矩陣可能包含故障。為了克服這一問(wèn)題，已知的方法是在進(jìn)一步使用存儲(chǔ)電路之前對(duì)存儲(chǔ)矩陣進(jìn)行測(cè)試，并在使用存儲(chǔ)電路之前用無(wú)故障的行或列分別取代發(fā)現(xiàn)故障的行和列。為此，在實(shí)際制造過(guò)程中，除了“常規(guī)”M行和N列之外，電路需備有“冗余”行和列?？衫眉す獍延泄收系某Ｒ?guī)行或列替換成無(wú)故障的冗余行或列。然而，由于要提前測(cè)試冗余行/列以察覺(jué)故障，因此需要附加裝置為其尋址。在此情形中，并沒(méi)有為常規(guī)行/列的尋址提供足夠的地址連接觸點(diǎn)。
對(duì)冗余行和列的尋址所要求采用的附加位，需要單獨(dú)提供連接觸點(diǎn)。即使，在通常情況下，冗余實(shí)例(instance)的數(shù)量少于常規(guī)實(shí)例，仍然需要兩位來(lái)進(jìn)行常規(guī)行線與冗余行線和常規(guī)列線與冗余列線之間選擇的四選一判決。
如果行地址和列地址依次應(yīng)用包含具有M個(gè)常規(guī)行和N個(gè)常規(guī)列，以及相關(guān)地址解碼裝置的存儲(chǔ)矩陣的芯片，那么芯片上地址連接觸點(diǎn)的總數(shù)不超過(guò)Z＝ld(M)和S＝ld(N)中較大的一個(gè)。在此情形中，用于上述四選一判決的兩個(gè)附加位可同樣自然地依次應(yīng)用，即一個(gè)連同行地址，另一個(gè)連同列地址，因此僅需要一個(gè)附加連接觸點(diǎn)用于“常規(guī)”和“冗余”之間的選擇，可參看美國(guó)第5,732,029號(hào)專利案中的說(shuō)明。但是，有的存儲(chǔ)電路提供了地址空間，用于同時(shí)使用行地址和列地址；在此情形中，尋址所需的地址連接觸點(diǎn)數(shù)量為Z+S，另外需要兩個(gè)輔助位和兩個(gè)附加連接觸點(diǎn)，用于同時(shí)進(jìn)行前面提到的四選一判決。
連接觸點(diǎn)的接觸面積應(yīng)當(dāng)足以連接外向路由的連接線。在集成電路中，接觸面積(“焊點(diǎn)”)所占用的空間要遠(yuǎn)遠(yuǎn)大于實(shí)際電路元件，這占用了非常寶貴的硅面積。在當(dāng)前存儲(chǔ)電路小型化的狀態(tài)下，集成半導(dǎo)體芯片上的一個(gè)焊點(diǎn)所占用的空間相當(dāng)于約一千個(gè)存儲(chǔ)單元所需空間。
本發(fā)明涉及一種電路裝置，其具有存儲(chǔ)矩陣，存儲(chǔ)矩陣包括M個(gè)常規(guī)行和N個(gè)常規(guī)列，并且具有P個(gè)附加行和Q個(gè)附加列，以及尋址裝置，其地址連接觸點(diǎn)正好足夠用于同時(shí)進(jìn)行常規(guī)行和列的尋址。為了也能夠?qū)崿F(xiàn)附加行和列的尋址，本發(fā)明還額外只提供了一個(gè)單個(gè)的控制位連接觸點(diǎn)，以及響應(yīng)來(lái)自控制位連接觸點(diǎn)和來(lái)自地址連接觸點(diǎn)的專用實(shí)例的控制位的轉(zhuǎn)換裝置，以便于將所應(yīng)用的地址位與常規(guī)行和列的尋址或附加行和列的尋址相聯(lián)系。因此選擇數(shù)字P和Q使對(duì)P個(gè)元(element)的尋址比對(duì)M個(gè)元的尋址至少少兩位并使Q個(gè)元的尋址比N個(gè)元的尋址至少少兩位是可能的。
憑借本發(fā)明，除了僅用于常規(guī)行和列同時(shí)尋址的連接觸點(diǎn)以外，存儲(chǔ)矩陣中所有行和列的尋址僅需要一個(gè)單個(gè)的附加控制位連接觸點(diǎn)。唯一的條件是，附加行和附加列的數(shù)目分別比常規(guī)行和常規(guī)列的數(shù)目少一個(gè)相應(yīng)的特定的最小值。本發(fā)明的依據(jù)是，在這一條件下，某些僅用于常規(guī)行和列尋址所需的地址連接觸點(diǎn)可執(zhí)行一替換的功能，當(dāng)它用于附加行和列的尋址時(shí)。
優(yōu)選地，常規(guī)行的數(shù)目M、常規(guī)列的數(shù)目N、附加行的數(shù)目P和附加列的數(shù)目Q分別是自然數(shù)2的整數(shù)冪。這使可用地址空間(地址連接觸點(diǎn)數(shù)目)得到最優(yōu)化使用。
本發(fā)明的電路裝置，其存儲(chǔ)矩陣包括M個(gè)常規(guī)行和N個(gè)常規(guī)列以及附加行和附加列，使用最少的連接觸點(diǎn)(焊點(diǎn))提供具有包括M行和N列的無(wú)故障存儲(chǔ)空間的存儲(chǔ)電路成為可能。利用代表本發(fā)明的一種特定應(yīng)用的這個(gè)方面的方法，在電路裝置的制造中利用三個(gè)控制位，來(lái)促使轉(zhuǎn)換裝置依次設(shè)置發(fā)明的四種操作狀態(tài)，因而選擇形成完整矩陣的四個(gè)不同區(qū)域。在此情形中，單獨(dú)區(qū)域內(nèi)的單元通過(guò)選擇性尋址相應(yīng)的行和列來(lái)進(jìn)行測(cè)試。然后以鑒別為無(wú)故障的附加行和列實(shí)例取代被鑒別為有故障的常規(guī)行和列實(shí)例。該過(guò)程一般可通過(guò)“熔絲組”(“fuse banks”)中的激光編程完成。
M個(gè)常規(guī)行和N個(gè)常規(guī)列限定存儲(chǔ)矩陣的第一區(qū)域A。P個(gè)附加行和N個(gè)附加列限定存儲(chǔ)矩陣的第二區(qū)域B。M個(gè)常規(guī)行和Q個(gè)附加列限定存儲(chǔ)矩陣的第三區(qū)域C。P個(gè)附加行和Q個(gè)附加列限定存儲(chǔ)矩陣的第四區(qū)域D。在圖示的實(shí)例中，每個(gè)區(qū)域都是矩陣內(nèi)的一個(gè)內(nèi)聚區(qū)決(cohesive block)，這使示意圖得以簡(jiǎn)化。此外，區(qū)域還可以按物理交錯(cuò)(physical interleaving)方式進(jìn)行排列。
M個(gè)常規(guī)行線的束(bundle)51與行地址解碼器41的M個(gè)輸出的第一組41a相連，P個(gè)附加行線的束52與行地址解碼器41的P個(gè)輸出的第二組41b相連。N個(gè)常規(guī)列線的束53以類似方式與列地址解碼器42的N個(gè)輸出的第一組42a相連，Q個(gè)附加列線的束54與列地址解碼器42的Q個(gè)輸出的第二組41b相連。
行地址解碼器41具有Z個(gè)地址輸入EZ(1)到EZ(Z)，用于接收足夠?qū)ぶ稭＝2Z常規(guī)行所需的Z個(gè)地址位。解碼器41還具有控制輸入CZ，用于接收來(lái)自線35的第一二進(jìn)制控制信號(hào)U1。解碼器41設(shè)計(jì)成可以根據(jù)該控制信號(hào)在兩種列解碼規(guī)范之間交替(在下文中詳細(xì)說(shuō)明)。
列地址解碼器42具有S個(gè)地址輸入ES(1)到ES(S)，用于接收足夠?qū)ぶ種＝2S常規(guī)列所需的S個(gè)地址位。解碼器42還具有控制輸入CS，用于接收來(lái)自線36的第二二進(jìn)制信號(hào)U2。解碼器42設(shè)計(jì)成可根據(jù)該控制信號(hào)在兩種行解碼規(guī)范之間交替(在下文中詳細(xì)說(shuō)明)。
圖中還標(biāo)明了Z地址連接觸點(diǎn)AZ(1)到AZ(Z)的第一集合(set)11，其前Z-1實(shí)例AZ(1)到AZ(Z-1)與行地址解碼器41的地址輸入的前Z-1實(shí)例EZ(1)到EZ(Z-1)硬線連接(hardwire)。以相似的方式，有S地址連接觸點(diǎn)AS(1)到AS(S)的第二集合12，其前S-1實(shí)例AS(1)到AS(S-1)與列地址解碼器42的地址輸入的前S-1實(shí)例ES(1)到ES(S-1)硬線連接。
行地址解碼器41的最后地址輸入EZ(Z)可通過(guò)電子控制的第-轉(zhuǎn)換開(kāi)關(guān)(多路復(fù)用器)31選擇性地與地址連接觸點(diǎn)第一集合11中的最后實(shí)例AZ(Z)或地址連接觸點(diǎn)第二集合12中的倒數(shù)第二實(shí)例AS(S-1)連接。轉(zhuǎn)換開(kāi)關(guān)31的開(kāi)關(guān)狀態(tài)由出現(xiàn)在線36上的第一二進(jìn)制控制信號(hào)U2控制。
列地址解碼器42的最后地址輸入ES(S)能夠以類似的方式，通過(guò)電子控制的第二轉(zhuǎn)換開(kāi)關(guān)(多路復(fù)用器)32選擇性地與地址連接觸點(diǎn)第二集合12中的最后實(shí)例AS(S)或地址連接觸點(diǎn)第一集合11的倒數(shù)第二實(shí)例AZ(Z-1)連接。轉(zhuǎn)換開(kāi)關(guān)32的開(kāi)關(guān)狀態(tài)由出現(xiàn)在線35上的第二二進(jìn)制控制信號(hào)U1控制。
為了生成所述兩個(gè)控制信號(hào)U1和U2，提供了一個(gè)單獨(dú)的連接觸點(diǎn)13，其形式為控制位連接AC，用于在外部應(yīng)用第一控制位C1，以及一個(gè)具有兩個(gè)與門33和34的組合邏輯電路，每個(gè)與門例如可以由一個(gè)與非門和一個(gè)下游非門(downstream inverter)形成。第一與門33的輸入側(cè)與控制位連接觸點(diǎn)AC和地址連接觸點(diǎn)第一集合11內(nèi)的最后實(shí)例AZ(Z)相連，并且上述與門33的輸出側(cè)將控制信號(hào)U1提供到線35上。第二與門34的輸入側(cè)與控制位連接觸點(diǎn)AC和地址連接觸點(diǎn)第二集合12內(nèi)的最后實(shí)例AS(S)相連，并且上述與門34的輸出側(cè)將控制信號(hào)U2提供到線36上。
上述電路裝置的整體優(yōu)選地是單一芯片上的集成電路的形式。以下通過(guò)

圖1到4說(shuō)明其用于矩陣50的A、B、C、D不同區(qū)域?qū)ぶ窌r(shí)的工作方式。
選擇矩陣區(qū)域A為了對(duì)限定存儲(chǔ)矩陣50的區(qū)域A的M個(gè)常規(guī)行和N個(gè)常規(guī)列尋址，可將二進(jìn)制數(shù)值“0”應(yīng)用到控制位連接觸點(diǎn)AC，以設(shè)定第一操作狀態(tài)，如圖1所示連接觸點(diǎn)AC上的“第一控制位”C1的“0”通過(guò)第一與門33將第一控制信號(hào)U1設(shè)定為“0”，并通過(guò)第二與門34將第二控制信號(hào)也設(shè)定為“0”。
響應(yīng)于第二控制信號(hào)U2的二進(jìn)制數(shù)值“0”，第一轉(zhuǎn)換開(kāi)關(guān)31將行地址解碼器41的最后地址輸入EZ(Z)與集合11中的最后地址連接觸點(diǎn)AZ(Z)連接，并且響應(yīng)于第一控制信號(hào)U1的二進(jìn)制數(shù)值“0”，行地址解碼器41被設(shè)置為第一行“解碼規(guī)范”(通過(guò)其輸入CZ)。這意味著，在該設(shè)置中，解碼器41利用所有應(yīng)用于其地址輸入EZ(1)到EZ(Z)的Z個(gè)位來(lái)實(shí)施存儲(chǔ)矩陣50的M個(gè)常規(guī)行ZM(1)到ZM(M)的。
以類似的方式，響應(yīng)于第一控制信號(hào)U1的二進(jìn)制數(shù)值“0”，第二轉(zhuǎn)換開(kāi)關(guān)32將列地址解碼器42的最后地址輸入ES(S)連接到集合12中的最后地址連接觸點(diǎn)AS(S)上，并且響應(yīng)于第二控制信號(hào)U2的二進(jìn)制數(shù)值“0”，列地址解碼器42被設(shè)置為第一列“解碼規(guī)范”(通過(guò)其輸入CS)。在該設(shè)置中，解碼器42利用所有應(yīng)用于其地址輸入端ES(1)到ES(S)的S位來(lái)實(shí)施存儲(chǔ)矩陣50的N個(gè)常規(guī)列ZN(1)到ZN(N)的尋址。
在以這一方式限定的電路裝置的第一操作狀態(tài)下，尋址M個(gè)常規(guī)行所需的行地址位Z(1)到Z(Z)被應(yīng)用于第一集合11中的地址連接觸點(diǎn)AZ(1)到AZ(Z)，并且尋址N個(gè)常規(guī)列所需的列地址位S(1)到S(S)被應(yīng)用于第二集合12中的地址連接觸點(diǎn)AS(1)到AS(S)。
選擇矩陣區(qū)域B為了對(duì)限定存儲(chǔ)矩陣50的區(qū)域B的P個(gè)附加行和N個(gè)常規(guī)列尋址，如圖2所示，可通過(guò)將觸點(diǎn)AC上的第一控制位C1設(shè)置為二進(jìn)制數(shù)值“1”，將“1”作為第二控制位施加于第一集合11中的最后地址連接觸點(diǎn)AZ(Z)上，并將“0”作為第三控制位施加于第二集合12中的最后地址連接觸點(diǎn)AS(S)上，以設(shè)定第二操作狀態(tài)。
在此情形下，第一與門33在兩個(gè)輸入都接收到數(shù)值“1”，這意味著第一控制信號(hào)U1被設(shè)置為“1”。第二控制信號(hào)U2設(shè)置為“0”，因?yàn)榈诙c門的一個(gè)輸入接收到數(shù)值“0”。
響應(yīng)于第二控制信號(hào)U2的二進(jìn)制數(shù)值“0”，第一轉(zhuǎn)換開(kāi)關(guān)31將行地址解碼器41的最后地址輸入EZ(Z)連接到集合11中的最后地址連接觸點(diǎn)AZ(Z)上(在電路裝置的第二操作狀態(tài)下，該連接其實(shí)并不需要，但其外部特征歸因于所采用的轉(zhuǎn)換開(kāi)關(guān)的性質(zhì))。響應(yīng)于第一控制信號(hào)U1的二進(jìn)制數(shù)值“1”，行地址解碼器41被設(shè)置為第二行解碼規(guī)范(通過(guò)其輸入CZ)。在該設(shè)置中，解碼器41僅利用施加于其地址輸入EZ(1)到EZ(K)的K≤Z-2位來(lái)實(shí)施對(duì)存儲(chǔ)矩陣50的P個(gè)附加行ZP(1)到ZP(P)的尋址。
響應(yīng)于第一控制信號(hào)U1的二進(jìn)制數(shù)值“1”，因此第二轉(zhuǎn)換開(kāi)關(guān)32將列地址解碼器42的最后地址輸入ES(S)連接到集合12中的倒數(shù)第二地址連接觸點(diǎn)AZ(Z-1)，并且響應(yīng)于第二控制信號(hào)U2的二進(jìn)制數(shù)值“0”，列地址解碼器42被設(shè)置為第一列解碼規(guī)范(通過(guò)其輸入CS)。在該設(shè)置中，如上所述，解碼器42利用所有施加于其地址輸入ES(1)到ES(S)的S位來(lái)實(shí)施對(duì)存儲(chǔ)矩陣50的N個(gè)常規(guī)列ZN(1)到ZN(N)的尋址。
在以這一方式限定的電路裝置的第二操作狀態(tài)下，尋址P個(gè)附加行所需的K個(gè)行地址位Z(1)到Z(K)被應(yīng)用于第一集合11中的地址連接觸點(diǎn)AZ(1)到AZ(K)，并且尋址N個(gè)常規(guī)列所需的S個(gè)行地址位S(1)到S(S)被應(yīng)用于第二集合12中的地址連接觸點(diǎn)AS(1)到AS(S-1)以及第一集合中的倒數(shù)第二連接觸點(diǎn)AZ(Z-1)上。
選擇矩陣區(qū)域C為了對(duì)限定存儲(chǔ)矩陣50的區(qū)域C的M個(gè)常規(guī)行和Q個(gè)附加列尋址，如圖3所示，可通過(guò)將觸點(diǎn)AC上的第一控制位C1設(shè)置為二進(jìn)制數(shù)值“1”，將“0”作為第二控制位應(yīng)用于第一集合11中的最后地址連接觸點(diǎn)AZ(Z)上，并將“1”作為第三控制位應(yīng)用于第二集合12中的最后地址連接觸點(diǎn)AS(S)上，以設(shè)定第三操作狀態(tài)。
在此情形下，第一與門33的一個(gè)輸入接收到數(shù)值“0”，這意味著第一控制信號(hào)U1被設(shè)置為“0”。第二控制信號(hào)U2設(shè)置為“1”，因?yàn)榈诙c門34的兩個(gè)輸入端都接收到數(shù)值“1”。
響應(yīng)于第二控制信號(hào)U2的二進(jìn)制數(shù)值“1”，因此第一轉(zhuǎn)換開(kāi)關(guān)31將行地址解碼器41的最后地址輸入EZ(Z)連接到集合12中的倒數(shù)第二地址連接觸點(diǎn)AS(S-1)上，并且響應(yīng)于第一控制信號(hào)U1和二進(jìn)制數(shù)值“0”，行地址解碼器41被設(shè)置為第一行解碼規(guī)范(通過(guò)其輸入CZ)。在該設(shè)置中，如上所述，解碼器41利用所有應(yīng)用于其地址輸入EZ(1)到EZ(Z)的Z位來(lái)實(shí)施對(duì)存儲(chǔ)矩陣50的M個(gè)常規(guī)行ZM(1)到ZM(M)的尋址。
響應(yīng)于第一控制信號(hào)U1的二進(jìn)制數(shù)值“0”，第二轉(zhuǎn)換開(kāi)關(guān)32將列地址解碼器42的最后地址輸入ES(S)連接到集合12中最后地址連接觸點(diǎn)AS(S)上，(在電路裝置的第三操作狀態(tài)下，該連接其實(shí)并不需要，但其外部特性可歸因于所采用的轉(zhuǎn)換開(kāi)關(guān)的性質(zhì))。響應(yīng)于第二控制信號(hào)U2的二進(jìn)制數(shù)值“1”，列地址解碼器42被設(shè)置為第二列“解碼規(guī)范”(通過(guò)其輸入CS)。在該設(shè)置中，解碼器42僅利用應(yīng)用于其地址輸入ES(1)到ES(L)的L≤S-2個(gè)位來(lái)實(shí)施對(duì)存儲(chǔ)矩陣50的Q個(gè)附加列SQ(1)到AQ(Q)的尋址。
在以這一方式限定的電路裝置的第三操作狀態(tài)下，尋址Q個(gè)附加列所需的L個(gè)行地址位Z(1)到S(L)被應(yīng)用于第二集合12中的L個(gè)地址連接觸點(diǎn)AS(1)到AS(L)，并且尋址M個(gè)常規(guī)行所需的Z個(gè)行地址位Z(1)到Z(Z)被應(yīng)用于第一集合11中的地址連接觸點(diǎn)AZ(1)到AZ(Z-1)以及第二集合12中的倒數(shù)第二連接觸點(diǎn)AS(S-1)。
選擇矩陣區(qū)域D為了對(duì)限定存儲(chǔ)矩陣50的區(qū)域D的P個(gè)附加行和Q個(gè)附加列尋址，如圖4所示，可通過(guò)將觸點(diǎn)AC上的第一控制位C1設(shè)置為二進(jìn)制數(shù)值“1”，將“1”作為第二控制位應(yīng)用于第一集合11中的最后地址連接觸點(diǎn)AZ(Z)，并將“1”作為第三控制位應(yīng)用于第二集合12中的最后地址連接觸點(diǎn)AS(S)，以設(shè)定第四操作狀態(tài)。
在此情形下，第一與門33的兩個(gè)輸入端都接收到數(shù)值“1”，這意味著第一控制信號(hào)U1被設(shè)置為“1”。第二控制信號(hào)U2也設(shè)置為“1”，因?yàn)榈诙c門34的兩個(gè)輸入端也都接收到數(shù)值“1”。
響應(yīng)于第二控制信號(hào)U2的二進(jìn)制數(shù)值“1”，第一轉(zhuǎn)換開(kāi)關(guān)31自然地將行地址解碼器41的最后地址輸入EZ(Z)連接到集合12中的倒數(shù)第二地址連接觸點(diǎn)AS(S-1)上(盡管該連接在此情形下并不需要)。響應(yīng)于第一控制信號(hào)U1的二進(jìn)制數(shù)值“1”，行地址解碼器41被設(shè)置為第二行解碼規(guī)范(通過(guò)其輸入CZ)。在該設(shè)置中，如上所述，解碼器41利用應(yīng)用于其K個(gè)地址輸入EZ(1)到EZ(K)的K個(gè)位來(lái)實(shí)施對(duì)存儲(chǔ)矩陣50的P個(gè)附加行ZP(1)到ZP(P)的尋址。
響應(yīng)于第一控制信號(hào)U1的二進(jìn)制數(shù)值“1”，第二轉(zhuǎn)換開(kāi)關(guān)32將列地址解碼器42的最后地址輸入ES(S)連接到集合11中倒數(shù)第二地址連接觸點(diǎn)AZ(Z-1)上，(盡管該連接在此狀態(tài)下并不需要)。響應(yīng)于第二控制信號(hào)U2的二進(jìn)制數(shù)值“1”，列地址解碼器42被設(shè)置為第二列解碼規(guī)范(通過(guò)其輸入CS)。在該設(shè)置中，如上所述，解碼器42利用應(yīng)用于其地址輸入端ES(1)到ES(L)的L個(gè)位來(lái)實(shí)施對(duì)存儲(chǔ)矩陣50的Q個(gè)附加列SQ(1)到AQ(Q)的尋址。
在以這一方式限定的電路裝置的第四操作狀態(tài)下，尋址P個(gè)附加行所需的K個(gè)行地址位Z(1)到Z(K)被應(yīng)用于第一集合11中的地址連接觸點(diǎn)AZ(1)到AZ(K)，并且尋址Q個(gè)附加列所需的L個(gè)行地址位Z(1)到S(L)被應(yīng)用于第二集合12中的地址連接觸點(diǎn)AS(1)到AS(L)上。
以上說(shuō)明和圖形中使用的序數(shù)，以及在括號(hào)中用來(lái)說(shuō)明地址位、地址連接觸點(diǎn)和解碼輸入的序數(shù)最好(但并非必須)與所考慮的位的位值的相應(yīng)序數(shù)相對(duì)應(yīng)，即“第一”與最低位位值相連系，而“最后”與最高位位值相連系。
從上述說(shuō)明和圖形中可以看出，對(duì)不同的操作狀態(tài)，常規(guī)行和列的地址位在地址連接觸點(diǎn)上分配的方式會(huì)發(fā)生改變。對(duì)地址位進(jìn)行相關(guān)的重新排序的額外事務(wù)可移至外部部件中，其在操作過(guò)程中與地址連接觸點(diǎn)上游連接并可設(shè)計(jì)用于實(shí)施適當(dāng)?shù)牡刂芳訑_(adressscrambling)。
在通過(guò)設(shè)置上述四種狀態(tài)對(duì)所有矩陣區(qū)域內(nèi)的存儲(chǔ)單元進(jìn)行測(cè)試，并且實(shí)施了熔絲組程序，用無(wú)故障附加行/列實(shí)例取代了常規(guī)行/列的故障實(shí)例之后，電路裝置就可作為帶有無(wú)故障M乘N矩陣的存儲(chǔ)電路正常使用，特別是用于圖1所示的第一操作狀態(tài)，其中控制位連接觸點(diǎn)永久保持為“0”。此外，還可對(duì)芯片進(jìn)行另外的后續(xù)加工操作，用于提供轉(zhuǎn)換裝置的功能被完全隔離以及永久狀態(tài)被建立，而不是其中在地址連接觸點(diǎn)和解碼器輸入之間存在圖1所示的開(kāi)關(guān)連接以及其中解碼器被設(shè)定為相應(yīng)第一解碼規(guī)范(如圖一所示)。其優(yōu)點(diǎn)在于，芯片上為其它目的控制位連接觸點(diǎn)可進(jìn)行后續(xù)連線，因此，省卻實(shí)現(xiàn)這個(gè)其他目的所需的大的“焊點(diǎn)”是可能的。
然而，從另一方面來(lái)說(shuō)，在存儲(chǔ)單元正被使用的同時(shí)保留轉(zhuǎn)換裝置的可操作性是有益的。因此，可通過(guò)存取控制位連接觸點(diǎn)，向/從存儲(chǔ)矩陣附加行和列(無(wú)故障)實(shí)例中的存儲(chǔ)單元寫和讀附加信息。例如，該信息可能是只向特別允許的訪問(wèn)控制位連接觸點(diǎn)的用戶開(kāi)放的安全信息。
權(quán)利要求
1.一種數(shù)字電路裝置，具有一個(gè)信息存儲(chǔ)器，其單元構(gòu)成了一個(gè)存儲(chǔ)矩陣[50]，該矩陣包括M個(gè)常規(guī)行[ZM(1)-ZM(M)]和N個(gè)常規(guī)列[SN(1)-SN(N)]，并還包括P個(gè)附加行[ZP(1)-ZP(P)]和Q個(gè)附加列[SQ(1)-SQ(Q)]，其中P＜M且Q＜N；該裝置還具有一個(gè)尋址裝置，包括地址解碼裝置[41，42]和具有地址連接觸點(diǎn)[11，12]用于外部施加行和列地址位[Z(1)-Z(Z)，S(1)-S(S)]的輸入電路[11-36]，以及一個(gè)用于將被施加的地址位傳送到解碼裝置輸入的裝置[31-36]，其特征在于，地址連接觸點(diǎn)[11，12]的數(shù)目等于和Z+S，其中Z是尋址M個(gè)元所需的位的數(shù)目，S是尋址N個(gè)元所需的位的數(shù)目；其特征還在于，數(shù)字P和Q的選擇應(yīng)當(dāng)使尋址P個(gè)元所需的位的數(shù)目為K≤(Z-2)，尋址Q個(gè)元所需的位的數(shù)目為L(zhǎng)≤(S-2)；其特征還在于，輸入電路[11-36]額外包括一個(gè)控制位連接觸點(diǎn)[13]，用于外部施加第一控制位[C1]，并具有一個(gè)轉(zhuǎn)換裝置[31-34]，用于接收該第一控制位，并且，兩個(gè)另外控制位依次應(yīng)用于地址連接觸點(diǎn)[11，12]的兩個(gè)專用實(shí)例[AZ(Z)，AS(S)]，—當(dāng)且僅當(dāng)?shù)谝豢刂莆痪哂刑囟ǖ牡谝欢M(jìn)制值數(shù)值(“0”)，用來(lái)設(shè)置第一操作狀態(tài)，其中所述解碼裝置[41，42]將所有地址連接觸點(diǎn)[11，12]的位用于對(duì)存儲(chǔ)矩陣[50]中的M個(gè)選定行和N個(gè)選定列的尋址，以及—否則，取決于所述兩個(gè)另外控制位的數(shù)值組合，設(shè)置第二、第三或第四操作狀態(tài)，其中，所述解碼裝置[41，42]利用來(lái)自并非這些控制位專用的那些地址連接觸點(diǎn)的位來(lái)尋址M個(gè)選定行和剩余Q個(gè)列，或剩余P個(gè)行和N個(gè)選定列，或剩余P個(gè)行和剩余Q個(gè)列。
2.根據(jù)權(quán)利要求1中的電路裝置，其特征在于，下列關(guān)系中至少有一個(gè)成立M＝2Z，N＝2S，P＝2K，Q＝2L.
3.根據(jù)權(quán)利要求1或2的電路裝置，其特征在于，所述解碼裝置[41，42]包括一個(gè)行地址解碼器[41]，其具有Z個(gè)地址輸入[EZ(1)-EZ(Z)]，用于接收Z(yǔ)個(gè)行地址位[Z(1)-Z(Z)]，并具有M+P個(gè)輸出[41a，41b]，用于存儲(chǔ)矩陣[50]內(nèi)的M+P個(gè)行線，以便于根據(jù)已設(shè)置的解碼規(guī)范尋址所述行的單獨(dú)實(shí)例；并且行地址解碼器[41]還可在第一解碼規(guī)范和第二解碼規(guī)范之間進(jìn)行轉(zhuǎn)換，第一解碼規(guī)范將接收自上述解碼器的Z地址輸入[EZ(1)-EZ(Z)]的位用于對(duì)存儲(chǔ)矩陣[50]內(nèi)的M選定行[ZM(1)-ZM(M)]尋址，第二解碼規(guī)范將接收自上述解碼器地址輸入的K個(gè)預(yù)選定實(shí)例[EZ(1)-EZ(K)]的位用于對(duì)存儲(chǔ)矩陣[50]內(nèi)的P個(gè)剩余行[ZP(1)-ZP(P)]的尋址；一個(gè)列地址解碼器[42]，其具有S個(gè)地址輸入[ES(1)-ES(S)]，用于接收S個(gè)列地址位[S(1)-S(S)]，并具有N+Q個(gè)輸出[42a，42b]，用于存儲(chǔ)矩陣[50]內(nèi)的N+Q個(gè)列線，以便于根據(jù)設(shè)置的解碼規(guī)范尋址所述列線的單獨(dú)實(shí)例；且列地址解碼器[42]還可在第一解碼規(guī)范和第二解碼規(guī)范之間進(jìn)行轉(zhuǎn)換，第一解碼規(guī)范將接收自上述解碼器的S個(gè)地址輸入[ES(1)-ES(S)]的位用于存儲(chǔ)矩陣[50]內(nèi)的N個(gè)選定列[SN(1)-SN(N)]的尋址，第二解碼規(guī)范將接收自上述解碼器地址輸入的L個(gè)預(yù)選定實(shí)例[ES(1)-ES(L)]的位用于對(duì)存儲(chǔ)矩陣[50]內(nèi)的Q個(gè)剩余列[SQ(1)-SQ(Q)]的尋址。
4.根據(jù)權(quán)利要求3的電路裝置，其特征在于，所述轉(zhuǎn)換裝置[31-34]設(shè)計(jì)用于—在第一操作狀態(tài)下，將兩個(gè)地址解碼器[41，42]均設(shè)置為第一解碼規(guī)范，—在第二操作狀態(tài)下，將行地址解碼器[41]設(shè)置為第二解碼規(guī)范，將列地址解碼器[42]設(shè)置為第一解碼規(guī)范，—在第三操作狀態(tài)下，將行地址解碼器[41]設(shè)置為第一解碼規(guī)范，將列地址解碼器[42]設(shè)置為第二解碼規(guī)范，—在第四操作狀態(tài)下，將兩個(gè)地址解碼器[41，42]均設(shè)置為第二解碼規(guī)范。
5.根據(jù)權(quán)利要求4的電路裝置，其特征在于，所述轉(zhuǎn)換裝置[31-34]設(shè)計(jì)用于a)在第一操作狀態(tài)下，將Z+S個(gè)地址連接觸點(diǎn)[11，12]連接到地址解碼器[41，42]的Z+S個(gè)地址輸入[EZ(1)-EZ(Z)，ES(1)-ES(S)]上，b)在第二操作狀態(tài)下，b1)將Z+S個(gè)地址連接觸點(diǎn)的K個(gè)預(yù)選定實(shí)例[AZ(1)-AZ(K)]，不包括專用于第二和第三控制位的實(shí)例[AZ(Z)，AS(S)]，連接到行地址解碼器[41]的Z個(gè)地址輸入的預(yù)選定K個(gè)實(shí)例上，并且b2)將Z+S個(gè)地址連接觸點(diǎn)的S個(gè)預(yù)選定其它實(shí)例[AS(1)-AS(S-1)，AZ(Z-1)]，不包括專用于第二和第三控制位的實(shí)例[AZ(Z)，AS(S)]，連接到列地址解碼器[42]的S個(gè)地址輸入上，c)在第三操作狀態(tài)下，c1)將Z+S個(gè)地址連接觸點(diǎn)的Z個(gè)預(yù)選定實(shí)例[AZ(1)-AZ(Z-1)，AS(S-1)]，不專用于包括第二和第三控制位的實(shí)例[AZ(Z)，AS(S)]，連接到行地址解碼器[41]的Z個(gè)地址輸入上，并且c2)將Z+S個(gè)地址連接觸點(diǎn)的L個(gè)預(yù)選定其它實(shí)例[AS(1)-AS(L)]，不包括專用于第二和第三控制位的實(shí)例[AZ(Z)，AS(S)]，連接到列地址解碼器[42]S個(gè)地址輸入的預(yù)選定L實(shí)例上，d)在第四操作狀態(tài)下，d1)將Z+S個(gè)地址連接觸點(diǎn)的K個(gè)預(yù)選定實(shí)例[AZ(1)-AZ(K)]，不包括專用于第二和第三控制位的實(shí)例[AZ(Z)，AS(S)]，連接到行地址解碼器[41]Z個(gè)地址輸入的預(yù)選定K個(gè)實(shí)例上，并且d2)將Z+S個(gè)地址連接觸點(diǎn)的L個(gè)預(yù)選定的其它實(shí)例[AS(1)-AS(L)]，不包括專用于第二和第三控制位的實(shí)例[AZ(Z)，AS(S)]，連接到列地址解碼器[42]的S個(gè)地址輸入的預(yù)選定L個(gè)實(shí)例上。
6.根據(jù)權(quán)利要求5的電路裝置，其特征在于，第一集合(11)中的地址連接觸點(diǎn)，其中包括Z個(gè)元，但不包括專用于第二控制位的在這個(gè)集合中的元[AZ(Z)]，與行地址解碼器[41]的Z-1個(gè)地址輸入直接連接；其特征還在于，第二集合(12)中的地址連接觸點(diǎn)，其中包括S個(gè)元，但不包括專用于第三控制位的這個(gè)集合中的元[AS(S)]，與列地址解碼器[42]的S-1地址輸入直接連接；且其特征還在于，轉(zhuǎn)換裝置[31-34]包括—第一21多路復(fù)用器[31]，其第一輸入與來(lái)自專用于第二控制位的地址連接觸點(diǎn)的第一集合[11]的元[AZ(Z)]相連；其第二輸入與地址連接觸點(diǎn)的第二集合[12]內(nèi)的另外元[AS-(S-1)]相連；并且其輸出連接到與選定的K實(shí)例沒(méi)有關(guān)聯(lián)的行地址解碼器[41]的地址輸入的實(shí)例[EZ(Z)]上；—第二21多路復(fù)用器[32]，其第一輸入與來(lái)自專用于第三控制位的地址連接觸點(diǎn)的第二集合[12]的元[AS(S)]相連；且其第二輸入與來(lái)自地址連接觸點(diǎn)的第一集合[11]內(nèi)的另外元[AZ-(Z-1)]相連；并且其輸出連接到與選定的L實(shí)例無(wú)關(guān)聯(lián)的列地址解碼器[42]的地址輸入的實(shí)例[ES(S)上；—控制電路[33，34]，在三個(gè)控制位的位模式基礎(chǔ)上，a)對(duì)第一操作狀態(tài)，將兩個(gè)多路復(fù)用器[31，32]設(shè)置到它的響應(yīng)的第一輸入上，b)對(duì)第二操作狀態(tài)，將第二多路復(fù)用器[32]設(shè)置到它的第二輸入上，c)對(duì)第三操作狀態(tài)，將第一多路復(fù)用器[31]設(shè)置到它的第二輸入上。
7.根據(jù)權(quán)利要求6的電路裝置，其特征在于，控制電路[33，34]通過(guò)將第一和第二控制位進(jìn)行邏輯組合來(lái)發(fā)送第一二進(jìn)制控制信號(hào)[U1]，并通過(guò)將第一和第三控制位進(jìn)行邏輯組合來(lái)發(fā)送第二二進(jìn)制控制信號(hào)[U2]，并且其特征還在于，第一控制信號(hào)[U1]施加于第二多路復(fù)用器[32]的控制輸入上和行地址解碼器[41]的解碼規(guī)范設(shè)置輸入[CZ]上，且第二控制信號(hào)[U2]施加于第一多路復(fù)用器[31]的控制輸入上和列地址解碼器[42]的解碼規(guī)范設(shè)置輸入[SZ]上。
8.根據(jù)權(quán)利要求7的電路裝置，其特征在于，第一控制位的第一二進(jìn)制數(shù)值為邏輯0；其特征還在于，控制電路包括第一與電路[33]，用于生成第一控制信號(hào)[U1]，和第二與電路[34]，用于生成第二控制信號(hào)[U2]。
9.根據(jù)以上權(quán)利要求中任一項(xiàng)的電路裝置，其特征在于，其形式為單個(gè)半導(dǎo)體芯片上的集成電路。
10.一種制造無(wú)故障數(shù)字存儲(chǔ)電路的方法，其特征在于以下步驟a)制造根據(jù)權(quán)利要求1到9中任一項(xiàng)的電路裝置；b)通過(guò)利用所述轉(zhuǎn)換裝置設(shè)置第一、第二、第三和第四操作狀態(tài)以任何順序，依次測(cè)試所述電路裝置中存儲(chǔ)矩陣的所有區(qū)域；c)用鑒別為無(wú)故障的附加行和列的實(shí)例取代矩陣中在測(cè)試時(shí)被鑒別為功能有故障的常規(guī)行和列。
全文摘要
本發(fā)明為一種具有存儲(chǔ)矩陣[50]的數(shù)字電路裝置，該存儲(chǔ)矩陣包括M個(gè)常規(guī)行和N個(gè)常規(guī)列，以及P<M個(gè)附加行和Q<N個(gè)附加列，并包括尋址裝置[11－24]，其尋址連接觸點(diǎn)[11、12]正好足夠用于常規(guī)行和常規(guī)列的尋址。為了滿足附加行和附加列尋址，特別是為測(cè)試目的而進(jìn)行的尋址的需要，本發(fā)明額外提供了一個(gè)單獨(dú)的控制位連接觸點(diǎn)[13]以及與控制位連接觸點(diǎn)和尋址連接觸點(diǎn)專用實(shí)例的控制位相對(duì)應(yīng)的轉(zhuǎn)換裝置[31－36]，用于將被采用的地址位與常規(guī)行和常規(guī)列尋址或附加行和附加列尋址相聯(lián)系。因此可選擇數(shù)字P和Q，使P個(gè)元的尋址比M個(gè)元的尋址至少少兩位，并使Q個(gè)元的尋址比N個(gè)元的尋址至少少兩位。
文檔編號(hào)G11C29/04GK1416546SQ01806163
公開(kāi)日2003年5月7日 申請(qǐng)日期2001年2月21日 優(yōu)先權(quán)日2000年3月8日
發(fā)明者T·貝姆, H·坎德夫, S·拉梅斯, Z·曼尤基 申請(qǐng)人:因芬尼昂技術(shù)股份公司