專利名稱：寫入禁止電路,使用了該電路的半導(dǎo)體集成電路,具有該半導(dǎo)體集成電路的墨水匣以及噴 ...的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及內(nèi)部安裝了非易失性存儲器的半導(dǎo)體集成電路中所使用的寫入禁止電路，具有該半導(dǎo)體集成電路的墨水匣以及安裝了該墨水匣的噴墨記錄裝置。
背景技術(shù)：
在半導(dǎo)體集成電路內(nèi)部安裝的非易失性存儲器中寫入所希望的數(shù)據(jù)時，在由于某種原因電源電壓降低的情況下，有時將進(jìn)行誤寫入。為了防止這樣的誤寫入，有時在半導(dǎo)體集成電路內(nèi)設(shè)置寫入禁止電路。
第13圖是示出在半導(dǎo)體集成電路內(nèi)部安裝的寫入禁止電路一例的框圖。該圖中，寫入禁止電路100構(gòu)成為包括電阻陣列101，運算放大器102，偏置電路103，邏輯門104，基準(zhǔn)電壓源105。
電阻陣列101由串聯(lián)連接的電阻R1以及R2構(gòu)成。電阻R1的一端連接高電位電源VDD。電阻R2的另一端連接低電位電源VSS。而且，通過把電阻R1以及電阻R2的連接點連接在晶體管Q2的柵極上，在晶體管Q2的柵極上加入根據(jù)電阻R1與電阻R2的電阻比分壓了的電壓。
運算放大器102通過把串聯(lián)連接的晶體管Q1、Q2與晶體管Q3、Q4相互并聯(lián)連接而構(gòu)成。晶體管Q1以及Q3的柵極之間共同連接的同時，連接到晶體管Q1以及晶體管Q2的連接點上。而且，晶體管Q3以及晶體管Q4的連接點作為輸出端連接下一級晶體管Q6的柵極。另外，在晶體管Q4的柵極上從基準(zhǔn)電壓源105加入基準(zhǔn)電壓Vref。
偏置電路103設(shè)置在運算放大器102的低電位側(cè)連接端(晶體管Q2與Q4的連接點)與低電位電源VSS之間，由在柵極上加入預(yù)定電位的電源電壓Vref的晶體管Q5，與晶體管Q5的反向柵極共同連接的晶體管Q7構(gòu)成。
邏輯門104由或門G11構(gòu)成?；蜷TG11在其一個輸入端輸入寫入請求信號WR的反相信號。與此同時，或門G11的另一個輸入端連接晶體管Q6和晶體管Q7的連接點，因此輸入其連接點的電位，輸出這些輸入的邏輯和的反相信號。
在以上的結(jié)構(gòu)中，當(dāng)高電位電源VDD的電壓值比基準(zhǔn)電壓源105的基準(zhǔn)電壓Vref充分高時，運算放大器102的輸出成為“L”，晶體管Q6成為關(guān)斷狀態(tài)。于是，在或門G11的另一個輸入端中加入“L”，寫入請求信號WR直接作為寫入控制信號WRITE輸出。
另一方面，當(dāng)高電位電源VDD的電壓值由于某種原因下降，由電阻陣列101分壓的加入到晶體管Q2的電壓低于基準(zhǔn)電壓源105的基準(zhǔn)電壓Vref時，運算放大器102輸出成為“H”，晶體管Q6成為導(dǎo)通狀態(tài)。
于是，由于在或門G11的另一個輸入端加入“H”，因此無論寫入請求信號WR是“H”還是“L”，寫入控制信號WRITE都成為“L”。即，在電源電壓降低了的情況下，由于不能夠進(jìn)行基于寫入請求信號WR的寫入，因此能夠防止誤寫入。
該寫入禁止電路100由于使用運算放大器102，因此檢測精度比較高。但是其反面，在寫入禁止電路100中具有以下的缺點。即，在寫入禁止電路100中，除去運算放大器102以外，需要設(shè)置電阻陣列101，偏置電路103，邏輯門104，基準(zhǔn)電壓源105。這些電路中，特別是由于電阻陣列101、邏輯門104、基準(zhǔn)電壓源105電路規(guī)模大，如果把它們搭載到半導(dǎo)體集成電路中，則存在增大芯片面積的缺點。
另外，為了使寫入禁止電路100進(jìn)行動作，必須通過偏置電路103在運算放大器102中長時流過電流。因此，存在著動作電流增大，功耗增大的同時，增大發(fā)熱量的缺點。
本發(fā)明是為解決以往技術(shù)的缺點而產(chǎn)生的，其目的在于提供抑制芯片面積的同時，減少了功耗的寫入禁止電路，使用了該寫入禁止電路的半導(dǎo)體集成電路，具有該半導(dǎo)體集成電路的墨水匣以及噴墨記錄裝置。
發(fā)明的公開本發(fā)明的禁止電路是把數(shù)據(jù)寫入請求信號作為輸入，通過輸出的寫入控制信號禁止上述數(shù)據(jù)的寫入的寫入禁止電路，其特征在于包括電流鏡電路，該電流鏡電路由包括成為基準(zhǔn)電流源的耗盡型晶體管的多個晶體管在高電位電源與低電位電源之間串聯(lián)連接構(gòu)成的第1晶體管列與多個晶體管串聯(lián)連接在上述高電位電源與上述低電位電源之間，并且流過對應(yīng)于上述數(shù)據(jù)寫入請求信號的電流的第2晶體管列并聯(lián)連接構(gòu)成，導(dǎo)出基于上述基準(zhǔn)電流源的基準(zhǔn)電流與對應(yīng)于上述輸入信號的電流的比較結(jié)果的輸出，在上述高電位電源的電壓降低時導(dǎo)出對應(yīng)于基于上述基準(zhǔn)電流源的電流的輸出。上述第2晶體管列由連接在上述高電位電源并且根據(jù)上述數(shù)據(jù)寫入請求信號成為導(dǎo)通狀態(tài)的第1晶體管，使得與經(jīng)過該第1晶體管流過的電流相等的電流流過上述第1晶體管列的第2晶體管，與上述第1晶體管同時成為導(dǎo)通狀態(tài)并且形成向上述低電位電源的電流路徑的第3晶體管串聯(lián)連接構(gòu)成，上述第1晶體管列由連接在上述高電位電源并且根據(jù)上述數(shù)據(jù)寫入請求信號成為導(dǎo)通狀態(tài)的第4晶體管，具有與上述第2晶體管的柵極端子共同連接的柵極端子的第5晶體管，作為上述耗盡型晶體管的第6晶體管串聯(lián)連接構(gòu)成，從上述第5晶體管與第6晶體管的連接點輸出上述寫入控制信號。
本發(fā)明的半導(dǎo)體集成電路的特征在于包括上述寫入禁止電路；在被指定的地址中存儲數(shù)據(jù)的存儲器單元；順序生成對于上述存儲器單元指定的地址的地址生成電路，根據(jù)從上述寫入禁止電路輸出的寫入控制信號禁止對于上述存儲器單元的上述數(shù)據(jù)的寫入。另外，還包括控制裝置，該控制裝置進(jìn)行控制使得轉(zhuǎn)移到比進(jìn)行通常動作的通常動作模式耗電低的低功耗模式，還可以安裝墨水匣，并且響應(yīng)使用了上述墨水匣的打印動作的結(jié)束，轉(zhuǎn)移到上述低功耗模式。另外，也可以在由上述控制裝置進(jìn)行的向低功耗模式的轉(zhuǎn)移時把上述地址初始化。
在通過上述控制裝置轉(zhuǎn)移的低功耗模式中，使生成用于讀出由上述存儲裝置存儲的數(shù)據(jù)的信號的讀出放大器，用于指定上述存儲裝置中的地址的地址解碼器，在從上述存儲裝置輸出被讀出的數(shù)據(jù)時使用的緩沖器以及鎖存從上述存儲裝置讀出的數(shù)據(jù)的鎖存電路等內(nèi)部電路的動作停止。
還可以根據(jù)輸入到共同的外部端子的控制信號進(jìn)行向基于上述控制裝置的低功耗模式的轉(zhuǎn)移以及由上述地址生成裝置生成的地址的初始化。另外，共同的外部端子例如是芯片選擇端子。
本發(fā)明的墨水匣的特征在于具有上述的半導(dǎo)體集成電路，至少存儲墨水余量。
本發(fā)明的噴墨記錄裝置的特征在于具有上述的墨水匣，使用從該墨水匣供給的墨水打印所希望的圖像信息。
第2圖是用于說明包含第1圖的寫入禁止電路的半導(dǎo)體集成電路的內(nèi)部構(gòu)造的功能框圖。
第3圖是用于說明其它的半導(dǎo)體集成電路的內(nèi)部構(gòu)造的功能框圖。
第4圖是示出在第3圖的半導(dǎo)體集成電路中所使用的寫入禁止電路一例的電路圖。
第5圖是用于說明對半導(dǎo)體集成電路的讀出動作的時序圖。
第6圖是用于說明來自半導(dǎo)體集成電路的寫入動作等的時序圖。
第7圖示出安裝了本實施例所示的半導(dǎo)體集成電路的電路基板。
第8圖示出把第7圖所示的電路基板安裝在墨水匣中的狀態(tài)。
第9圖示出安裝了第8圖所示的墨水匣的噴墨打印機(jī)的概觀。
第10圖示出第9圖所示的滑架的構(gòu)造。
第11圖示出在托架上安裝墨水匣以前的狀態(tài)。
第12圖示出在托架上安裝墨水匣時的狀態(tài)。
第13圖是示出以往的寫入禁止電路一例的框圖。
用于實施發(fā)明的最佳形態(tài)下面，參照


本發(fā)明的本實施形態(tài)。另外，在以下的說明中所參考的各圖中，與其它圖相同的部分用相同的符號表示。
第1圖是示出本實施形態(tài)的寫入禁止電路結(jié)構(gòu)的電路圖。該圖中，寫入禁止電路10構(gòu)成為包括緩沖門B1，電流鏡電路CM，緩沖門B2。電流鏡電路CM構(gòu)成為包括由晶體管T1～T3組成的第1晶體管列，由晶體管T4～T6組成的第2晶體管列。
這里，晶體管T1～T5是在柵-源間加入閾值以上的電壓后，在源-漏間形成通道，流過電流的增強(qiáng)(enhancement)型晶體管。另一方面，晶體管T6是即使在柵極電壓為0時也在源-漏間流過電流的耗盡(depletion)型晶體管。
緩沖門B1以寫入請求信號WR為輸入，把其反相放大后輸出。該緩沖門B1的輸出端連接晶體管T1的柵極。緩沖門B2把來自電流鏡電路的輸出反相放大，作為寫入控制信號輸出。
電流鏡電路CM通過在高電位電源VDD與低電位電源VSS之間，把順序串聯(lián)連接P溝道MOS晶體管(以下，稱為P晶體管)T1、P晶體管T2、N溝道MOS晶體管(以下，稱為N晶體管)T3構(gòu)成的第1晶體管列，順序串聯(lián)連接P晶體管T4，P晶體管T5，N晶體管T6構(gòu)成的第2晶體管列并聯(lián)連接而構(gòu)成。
P晶體管T1的柵極與緩沖門B1的輸出端連接。進(jìn)而晶體管T1的柵極還連接P晶體管P4的柵極。另外，P晶體管T2的柵極連接P晶體管T5的柵極，其連接端還連接在與N晶體管T3的連接點上。
N晶體管T3的柵極連接輸入寫入請求信號WR的信號線。P晶體管T5與N晶體管T6的連接點成為電流鏡電路CM的輸出端，該輸出端與緩沖門B2的輸入端連接。構(gòu)成為在N晶體管T6的柵極上，加入預(yù)定電位的低電位電壓，在N晶體管T6中流過基準(zhǔn)電流Iref。這種情況下，通過把N晶體管T6取為耗盡型，構(gòu)成為即使在通常狀態(tài)下也流過基準(zhǔn)電流Iref。
如以上那樣，該寫入禁止電路是以數(shù)據(jù)寫入請求信號WR為輸入，通過輸出的寫入控制信號WRITE禁止數(shù)據(jù)的寫入的寫入禁止電路。該寫入禁止電路構(gòu)成為包括電流鏡電路CM，其中，該電流鏡電路CM由包括作為基準(zhǔn)電流源的耗盡型晶體管的多個晶體管串聯(lián)連接在高電位電源VDD與低電位電源VSS之間構(gòu)成的第1晶體管列，多個晶體管串聯(lián)連接在高電位電源VDD與低電位電源VSS之間構(gòu)成的，流過與數(shù)據(jù)寫入請求信號WR對應(yīng)的電流的第2晶體管列并聯(lián)連接而構(gòu)成。而且，進(jìn)行動作使得導(dǎo)出根據(jù)基準(zhǔn)電流Iref與對應(yīng)于輸入信號的電流ID的比較結(jié)果的輸出(寫入控制信號WRITE)，并且在高電位電源VDD的電壓降低時導(dǎo)出對應(yīng)于基準(zhǔn)電流Iref的輸出。
這里，上述第2晶體管列由連接在上述高電位電源VDD并且根據(jù)上述數(shù)據(jù)寫入請求信號WR成為導(dǎo)通狀態(tài)的晶體管T1，使得與經(jīng)過該晶體管T1流過的電流相等的電流流過上述第1晶體管列的晶體管T2，與晶體管T2同時成為導(dǎo)通狀態(tài)并且形成向上述低電位電源VSS的電流路徑的晶體管T3串聯(lián)連接構(gòu)成。另外，上述第1晶體管列由連接在上述高電位電源VDD并且根據(jù)上述數(shù)據(jù)寫入請求信號WR成為導(dǎo)通狀態(tài)的晶體管T4，具有與晶體管T2的柵極端子共同連接的柵極端子的晶體管T5，作為耗盡型晶體管的晶體管T6串聯(lián)連接構(gòu)成。而且從晶體管T5與晶體管T6的連接點輸出上述寫入控制信號WRITE。
在以上的結(jié)構(gòu)中，在電流鏡電路CM中，通過把基準(zhǔn)電流Iref與在N晶體管T3的源-漏間流過的電流ID進(jìn)行比較，能夠檢測高電位電源VDD的電壓值。即，在高電位電源VDD的電壓值充分高時，寫入請求信號WR直接作為寫入控制信號輸出。即，如果寫入請求信號WR是“L”則寫入控制信號成為“L”，如果寫入請求信號WR是“H”則寫入控制信號成為“H”。
另一方面，如果高電位電源VDD的電壓值因某種原因下降，則通過構(gòu)成基準(zhǔn)電流源的晶體管T6和緩沖門B2，與寫入請求信號WR是“H”還是“L”無關(guān)，寫入控制信號都成為“L”。即，在電源電壓降低時，由于不能夠進(jìn)行基于寫入請求信號WR的寫入，因此能夠防止誤寫入。
即本電路把要測定的電壓電流與基準(zhǔn)電流進(jìn)行比較，根據(jù)其差電流進(jìn)行電壓檢測，在電壓檢測值是預(yù)定的電壓值以下時禁止數(shù)據(jù)的寫入。另外，構(gòu)成本電路的各個晶體管全部是MOS晶體管，因此可知能夠容易地由通常的半導(dǎo)體制造工藝形成。
以上的基本動作雖然與第9圖的情況相同，但是在本實施例中，通過使用電流鏡電路CM把由基準(zhǔn)電壓源產(chǎn)生的基準(zhǔn)電流Iref與電流ID進(jìn)行比較，能夠把電壓檢測與寫入禁止電路一體化，因此能夠減小電路規(guī)模。另外由于不使用運算放大器或者分壓電阻，因此能夠抑制消耗電流，能夠抑制發(fā)熱。
第2圖是用于說明使用了上述第1圖的寫入禁止電路的半導(dǎo)體集成電路的內(nèi)部結(jié)構(gòu)的功能框圖。
如該圖所示，半導(dǎo)體集成電路1構(gòu)成為包括進(jìn)行計數(shù)動作的地址計數(shù)器2，把地址計數(shù)器2的計數(shù)值解碼生成地址的行解碼器3以及列解碼器4，存儲數(shù)據(jù)的存儲器單元陣列5，根據(jù)對于存儲器單元陣列5的寫入或者讀出控制鎖存電路7的寫/讀控制電路6，由寫/讀控制電路6控制鎖存狀態(tài)或者通過狀態(tài)的鎖存電路7，控制向存儲器單元陣列5的數(shù)據(jù)的輸入輸出的輸入輸出控制電路8，與門G1～G3，寫入禁止電路10。另外，在半導(dǎo)體集成電路1中設(shè)置著外部端子P1～P6。
地址計數(shù)器2根據(jù)從外部端子P1輸入的芯片選擇輸入信號CS的反相信號，計數(shù)值被初始化(復(fù)位)為預(yù)定值。另外，該地址計數(shù)器2根據(jù)從與門G1輸入的信號生成更新了的地址數(shù)據(jù)。該生成的地址數(shù)據(jù)輸入到行解碼器3以及列解碼器4中。
列解碼器4根據(jù)從地址計數(shù)器2輸入的地址數(shù)據(jù)，選擇存儲器單元陣列5中所希望的縱列存儲器單元。同樣，行解碼器3根據(jù)從地址計數(shù)器2輸入的地址數(shù)據(jù)，選擇存儲器單元陣列5中所希望的橫列存儲器。
存儲器單元陣列5網(wǎng)格形配置多個存儲器單元。各個存儲器單元根據(jù)來自行解碼器3的選擇信號成為導(dǎo)通狀態(tài)，根據(jù)來自列解碼器4的選擇信號成為能夠讀出存儲在存儲器單元中的信息的狀態(tài)。存儲器單元陣列5假設(shè)由非易失性的存儲器單元構(gòu)成。
寫/讀控制電路6根據(jù)從外部端子P1輸入的芯片選擇控制信號CS以及從與門G2、G3輸出的信號，對于存儲器單元陣列5決定是進(jìn)行寫入還是進(jìn)行讀出。寫/讀控制電路6經(jīng)過與門G4向鎖存電路7輸出控制信號。在與門G4的一個輸入中輸入待機(jī)信號STB5。從而，在待機(jī)信號STB5是低電平時與門G4的輸出成為低電平，是高電平時與門G4的輸出成為與寫/讀控制電路6的輸出信號相同。
鎖存電路7根據(jù)來自寫/讀控制電路6的控制信號，把從輸入輸出控制電路8輸出的存儲器單元陣列5的讀出數(shù)據(jù)保持了預(yù)定時間以后輸出到外部端子P6。該鎖存電路7根據(jù)寫/讀控制電路6的輸出，進(jìn)行鎖存動作以及通過動作的某一種。寫/讀控制電路6的輸出為低電平時鎖存電路7進(jìn)行鎖存動作，寫/讀控制電路6的輸出為高電平時鎖存電路7進(jìn)行通過動作。鎖存動作是維持輸出狀態(tài)的動作。通過動作是把輸入信號直接作為輸出信號發(fā)送的動作。
輸入輸出控制電路8把從外部端子P6輸入的數(shù)據(jù)寫入到存儲器單元陣列5，或者反之，把從存儲器單元陣列5讀出的數(shù)據(jù)經(jīng)過鎖存電路7輸出到外部端子P6。
與門G1把成為從外部端子P1輸入的芯片選擇控制信號CS與從外部端子P2輸入的時鐘輸入信號CK的邏輯積的信號輸出到地址計數(shù)器2以及與門G2、G3。
與門G2輸出成為來自與門G1的輸出信號與來自外部端子P3的寫/讀輸入信號W/R的邏輯積的信號。該信號是上述的寫入請求信號WR。該寫入請求信號WR輸入到寫/讀控制電路6。另外，寫入請求信號WR經(jīng)過寫入禁止電路10作為寫入控制信號輸入到輸入輸出控制電路8。另一方面，與門G3把成為來自與門G1的輸出信號與來自外部端子P3的寫/讀輸入信號W/R的反相信號的邏輯積的信號輸出到寫/讀控制電路6。
具體地講，當(dāng)來自與門G1的輸入信號是“L”時，與門G2、G3的輸出都成為“L”。另一方面，當(dāng)來自與門G1的輸入信號是“H”時，如果寫/讀輸入信號W/R是“H”，則與門G2的輸出成為“H”，與門G3的輸出成為“L”。反之，如果寫/讀輸入信號W/R是“L”，則與門G2的輸出成為“L”，與門G3的輸出成為“H”。這樣，在與門G2、G3中即使寫/讀輸入信號W/R發(fā)生變化，其輸出也不會不穩(wěn)定。
外部端子P1是用于輸入成為同時存在多個設(shè)備時特定設(shè)備的選擇及地址計數(shù)器2的初始化以及動作模式轉(zhuǎn)移的控制信號的芯片選擇輸入信號CS的端子。即，本實施例中的外部端子P1成為兼做地址計數(shù)器的初始化用控制端子以及動作模式控制端子的端子。
外部端子P2是用于輸入成為半導(dǎo)體集成電路1進(jìn)行動作的基準(zhǔn)時鐘輸入信號CK的端子。外部端子P3是用于輸入對于半導(dǎo)體集成電路1內(nèi)部安裝的存儲器單元陣列5的訪問動作的寫/讀輸入信號W/R的端子。
外部端子P4、P5是用于加入半導(dǎo)體集成電路1進(jìn)行動作的高電位電源VDD，低電位電源VSS的動作電壓的輸入端子。外部端子P6是用于對半導(dǎo)體集成電路1內(nèi)部安裝的存儲器單元陣列5，輸入實際上要寫入的數(shù)據(jù)或者輸出從存儲器單元陣列5讀出的數(shù)據(jù)的輸入輸出端子。
在這樣的結(jié)構(gòu)中，當(dāng)高電位電源VDD的電壓電平是正常時，如上述那樣不進(jìn)行由寫入禁止電路所進(jìn)行的寫入禁止。從而，在這種情況下，寫入請求信號WR直接作為寫入控制信號WRITE輸出，進(jìn)行預(yù)定數(shù)據(jù)的寫入。
另一方面，當(dāng)高電位電源VDD的電壓電平降低時，無論寫入請求信號WR是“H”還是“L”，都能夠把寫入控制信號WRITE置為“L”。由此，能夠禁止誤寫入。
而為了進(jìn)一步減少功耗，有時采用第3圖所示的半導(dǎo)體集成電路1。在該圖所示的半導(dǎo)體集成電路1中，通過添加與門等，根據(jù)其輸出使內(nèi)部電路的動作停止，謀求降低功耗。在該圖中，半導(dǎo)體集成電路1是在第2圖的結(jié)構(gòu)上添加了與門G4～G7，由寫/讀控制電路6控制允許狀態(tài)或者高阻狀態(tài)(Hi-Z)的緩沖器B，電壓檢測電路9，反相器INV的結(jié)構(gòu)。
在行解碼器3的各輸出線上分別設(shè)置與門G6，在各與門G6的一個輸入端輸入待機(jī)信號STB4。因此，在待機(jī)信號STB4是低電平時，不選擇存儲器單元陣列5中的橫列存儲器單元。
寫/讀控制電路6經(jīng)過與門G4向鎖存電路7輸出控制信號。在與門G4的一個輸入端輸入待機(jī)信號STB5。從而，在待機(jī)信號STB5是低電平時與門G4的輸出成為低電平，是高電平時與門G4的輸出成為與寫/讀控制電路6的輸出信號相同。
鎖存電路7根據(jù)與門G4的輸出，進(jìn)行鎖存動作以及通過動作的某一種。在與門G4的輸出是低電平時鎖存電路7進(jìn)行鎖存動作，在與門G4的輸出是高電平時鎖存電路7進(jìn)行通過動作。
在鎖存電路7的輸出與外部端子P6之間設(shè)置緩沖器B。該緩沖器B根據(jù)把待機(jī)信號STB3和寫/讀控制電路6的控制信號作為輸入的與門G5的輸出，成為允許狀態(tài)或者高阻狀態(tài)。待機(jī)信號STB3的輸出是低電平時與門G5的輸出成為低電平，是高電平時與門G5的輸出成為與寫/讀控制電路6的輸出信號相同。在與門G5的輸出是高電平而且緩沖器B是允許狀態(tài)時，從外部端子P6導(dǎo)出鎖存電路7的輸出。另一方面，在緩沖器B是高阻狀態(tài)時，提供到外部端子P6的信號輸入到輸入輸出控制電路8。
輸入輸出控制電路8構(gòu)成為包括根據(jù)待機(jī)信號STB2進(jìn)行動作的讀出放大器81，根據(jù)寫入禁止電路10的輸出以及輸入輸出信號I/O進(jìn)行對于存儲器單元陣列5的寫入的寫入電路9。
寫入禁止電路10具有根據(jù)寫入請求信號WR和待機(jī)信號STB1的電壓電平控制輸入輸出電路8內(nèi)的寫入電路9的功能。把該半導(dǎo)體集成電路搭載到墨水匣上時，寫入到存儲器單元陣列5中的數(shù)據(jù)例如是墨水余量。通過預(yù)先寫入墨水余量，能夠始終監(jiān)視墨水余量。
上述的各個待機(jī)信號STB1～STB5由與門G7以及反相器INV生成。待機(jī)信號STB1由輸出待機(jī)信號STB0與寫/讀輸入信號W/R的邏輯積的與門G7生成。另外，待機(jī)信號STB2、STB3、STB5由反相輸出寫/讀輸入信號W/R的反相器生成。另外，待機(jī)信號STB0直接成為待機(jī)信號STB4。
在該第3圖所示的半導(dǎo)體集成電路中，還能夠把寫入禁止電路10的內(nèi)部結(jié)構(gòu)取為第4圖所示的結(jié)構(gòu)。如果參考該圖，則代替把寫入請求信號WR輸入到緩沖門B1，在緩沖門B1中輸入待機(jī)信號STB1。在這樣的結(jié)構(gòu)中也與上述的第1圖時相同，在高電位電源的電壓電平降低時，無論寫入請求信號WR是“H”還是“L”，都能夠把寫入控制信號置為“L”。由此，能夠防止誤寫入。
其次，參照第5圖以及第6圖說明第3圖所示的半導(dǎo)體集成電路的動作。
第5圖是用于說明對半導(dǎo)體集成電路的讀出動作的時序圖。在該圖中示出第1圖中的芯片選擇控制信號CS，寫/讀輸入信號W/R，時鐘CLOCK，地址計數(shù)器2的計數(shù)值，外部端子P6中的輸入輸出信號I/O。在對于存儲器單元陣列5進(jìn)行讀出時，首先，在外部端子P1上加入“L”，把地址計數(shù)器2初始化。然后，在外部端子P1上加入“H”，從外部端子P2輸入作為目標(biāo)的讀出開始地址部分的時鐘脈沖。該時鐘脈沖的輸入過程中，作為寫/讀輸入信號W/R從外部端子P3加入指定讀出的“L”。
對應(yīng)于地址的數(shù)據(jù)在時鐘輸入信號CK成為“L”的期間從外部端子P6輸出。由于在上升沿鎖存在鎖存電路7內(nèi)，因此在時鐘輸入信號CK成為“H”期間保持該值。如果下降則地址加1，下一個地址數(shù)據(jù)從外部端子P6輸出。
第6圖是用于說明來自半導(dǎo)體集成電路的寫入動作等的時序圖。該圖中除去示出芯片選擇控制信號CS，寫/讀輸入信號W/R，時鐘CLOCK，地址計數(shù)器2的計數(shù)值，外部端子P6中的輸入輸出信號I/O以外，還示出待機(jī)信號STB1～STB5。在對于存儲器單元陣列5進(jìn)行寫入時，首先，在讀出模式，即，寫/讀輸入信號W/R為“L”的狀態(tài)下，在外部端子P1上加入“L”，把地址計數(shù)器2初始化。然后，在外部端子P1上加入“H”，從外部端子P2輸入作為目標(biāo)的寫入開始地址部分的時鐘脈沖。然后，在寫入動作期間，作為寫/讀輸入信號W/R，從外部端子P3加入指定寫入的“H”。
其次，說明對于半導(dǎo)體集成電路1指示存儲器初始化以及動作模式轉(zhuǎn)移時的順序。如上述那樣，如果在外部端子P1上加入“L”，則進(jìn)行地址計數(shù)器2的初始化。這是半導(dǎo)體集成電路1初始化時所必需的手續(xù)，在存儲器陣列單元5以外的寫/讀控制電路6等中也相同。這時，緩沖器B的輸出成為H狀態(tài)，外部端子P6成為開放(高阻)狀態(tài)。
另外，如果結(jié)束由噴墨記錄裝置進(jìn)行的打印，則在外部端子P1上加入“L”。于是，用于動作模式轉(zhuǎn)移的待機(jī)信號STBO也成為“L”，半導(dǎo)體集成電路1的動作模式成為備用模式。如果半導(dǎo)體集成電路1的動作模式成為備用模式，則使電流恒定流過的部分停止，謀求降低消耗電流。具體地講，例如，設(shè)置在輸入輸出控制電路8內(nèi)的讀出放大器81一般由電流鏡電路構(gòu)成，該讀出放大器81需要常時流過電流。從而，為了抑制功耗，在處于備用模式時，根據(jù)待機(jī)信號STB2，斷開供給到輸入輸出控制電路8的電源電壓。同樣，根據(jù)待機(jī)信號STB1，由電流鏡電路構(gòu)成的電壓檢測電路9也被斷開。
進(jìn)而，用待機(jī)信號STB3使作為其它內(nèi)部電路的緩沖器B成為高阻狀態(tài)。另外，用待機(jī)信號STB5把鎖存電路7控制為鎖存狀態(tài)。進(jìn)而，用待機(jī)信號STB4阻止由行解碼器3進(jìn)行的地址指定。
這樣，在本實施例中，當(dāng)芯片選擇輸入信號CS為“L”時，即，外部端子P1是非選擇狀態(tài)時，把地址計數(shù)器2初始化的同時，半導(dǎo)體集成電路1成為備用模式。這些指示由于用來自成為兼用端子的外部端子P1的輸入進(jìn)行控制，因此具備存儲器初始化功能和向備用模式的轉(zhuǎn)移功能，同時能夠謀求減少外部端子。另外，由于用兼用端子把存儲器初始化用控制端子以及動作模式控制端子一體化，由此還將簡化其控制。
另外，電路塊的初始化以及動作模式轉(zhuǎn)移的功能也可以構(gòu)成為在來自外部端子P1的輸入與來自其它端子的輸入的邏輯輸出處于非選擇狀態(tài)時，把地址計數(shù)器2初始化的同時，半導(dǎo)體集成電路1成為備用模式。
第7圖(a)至(e)示出安裝了本實施例的半導(dǎo)體集成電路的電路基板。如該圖(a)所示，電路基板11在其表面一側(cè)形成接點12。這些接點12假設(shè)與上述外部端子P1～P6相連接。另外，如該圖(b)所示，在電路基板11的背面一側(cè)安裝著半導(dǎo)體集成電路1。
如該圖(c)所示，電路基板11是大致長方形的平板形狀。在該電路基板11上設(shè)置切口11a以及孔11b。這些切口和孔在向后述的墨水匣安裝時用于電路基板11的定位。另外，如該圖(d)所示，在設(shè)置于電路基本11的各接點12的表面上，還設(shè)置凹槽12a。通過設(shè)置該凹槽12a，如該圖(e)所示，能夠使與設(shè)置在后述的墨水匣上的接點29的電接觸狀態(tài)良好。
第8圖(a)，(b)示出把第4圖所示的電路基板安裝到墨水匣上的狀態(tài)。在該圖(a)中，示出在收入黑墨水的黑墨水匣20中安裝了電路基板11的狀態(tài)。黑墨水匣20在幾乎形成為長方體的容器21中收容含浸了黑墨水的多孔體(未圖示)，用蓋體23把上表面密封。在容器21的底面上在安裝到托架上時在與供墨針相對位置形成供墨口24。另外，在供墨口側(cè)的垂直壁25的上端，一體地形成嵌合在本體一側(cè)的桿的凸起上的伸出部分26。該伸出部分26分別形成在壁25的兩側(cè)的同時具有凸緣26a。進(jìn)而在下表面與壁25之間形成三角形的凸緣27。
在垂直壁25的供墨口形成一側(cè)，安裝著電路基板11。電路基板11在與本體的接點相對的面上具有多個接點，在其背面安裝著存儲元件。進(jìn)而，在垂直壁25上形成用于電路基本11定位的凸起25a、25b，伸出部分25c、25d。
另一方面，在該圖(b)中，示出在收容了彩色墨水的彩色墨水甲30中安裝了電路基板11的狀態(tài)。彩色墨水匣30在幾乎形成為長方體的容器31中收容含浸了墨水的多孔體(未圖示)，用蓋體33把上表面密封。在容器31的內(nèi)部，區(qū)劃形成分別單獨收容5種顏色的彩色墨水的5個墨水收容部分。在容器31的底面上，在安裝到托架上時在與供墨針相對的位置根據(jù)各墨水顏色形成供墨口34。另外，在供墨口側(cè)的垂直壁35的上端，一體地形成嵌合在本體側(cè)的桿的凸起上的伸出部分36。該伸出部分36單獨形成在壁35兩側(cè)的同時具有凸緣36a。進(jìn)而在上表面與壁35之間形成三角形的凸緣37。另外，容器31具有防誤插入用的凹槽39。
在垂直壁35的供墨口形成側(cè)，形成凹槽38使得位于各個匣30的寬度方向的中心，在這里安裝著電路基板11。電路基板11在與本體的接點相對的面上具有多個接點，在其背面安裝著存儲元件。進(jìn)而，在垂直壁35上形成著用于電路基板11定位的凸起35a、35b，伸出部分35c、35d。
第9圖示出安裝了第8圖所示的墨水匣的噴墨打印機(jī)(噴墨記錄裝置)的大致外觀。在該圖中，在經(jīng)過牙輪皮帶41連接著驅(qū)動馬達(dá)42滑架43上，形成著分別放置第8圖(a)所示的黑墨水匣20以及第8圖(b)所示的彩色墨水匣30的托架44。另外，在滑架43的上表面位置設(shè)置著從各個墨水匣20、30接受墨水供給的記錄頭45。
與記錄頭45連通的供墨針46、47垂直立設(shè)在滑架43的底面上，并且位于裝置的背面一側(cè)，即位于牙輪皮帶41一側(cè)。
第10圖示出第9圖所示的滑架的構(gòu)造。如該圖所示，形成托架44的垂直壁中，在供墨針46、47的附近一側(cè)相對的垂直壁48的上端，安裝著以支軸49、50為支點自由旋轉(zhuǎn)運動的桿51、5。
位于桿51、52的自由端一側(cè)的壁53具有底面一側(cè)傾斜地截斷的斜面部分。另外，在垂直壁48上設(shè)置著接點機(jī)構(gòu)54、55。接點機(jī)構(gòu)54、55在安裝了墨水匣的狀態(tài)中，與設(shè)置在上述的電路基板11的接點電連接。由此，能夠利用墨水匣內(nèi)的墨水進(jìn)行噴墨記錄。
進(jìn)而，在托架44的垂直壁48上安裝著底盤56。而且，在底盤56的背面安裝著電路基板57。該電路基板57由于與接點機(jī)構(gòu)54、55電連接，因此安裝在墨水匣上的電路基板11與電路基板57電連接。
第11圖示出在托架上安裝墨水匣之前的狀態(tài)，第12圖(a)～(c)示出在托架上安裝墨水匣時的狀態(tài)。如第11圖所示，在托架44上插入了墨水匣20的狀態(tài)下，如果關(guān)閉桿51，則墨水匣20漸漸第1被壓降箭頭Y的方向。這時，從第12圖(a)所示的狀態(tài)向第12圖(c)所示的狀態(tài)轉(zhuǎn)移，供墨針46插入到墨水匣20內(nèi)。在供墨針46插入墨水匣20內(nèi)，墨水匣20對于托架44成為完全安裝的狀態(tài)，即第12圖(c)所示的狀態(tài)下，從墨水匣20供給墨水。
在該第12圖(c)所示的狀態(tài)中，設(shè)置在電路基板11的接點12與設(shè)置在托架44側(cè)的電路基板57的接點29電連接。由此，噴墨打印機(jī)能夠?qū)τ诎雽?dǎo)體集成電路1自由地進(jìn)行數(shù)據(jù)的讀寫。具體地講，在打印機(jī)的電源接通時在外部端子P1上加入“L”，在希望進(jìn)行讀寫動作時加入“H”。由此，能夠使邏輯更簡單，而且能夠?qū)p小芯片面積有所貢獻(xiàn)。
產(chǎn)業(yè)上的可用性如以上所說明的那樣，如果使用本實施形態(tài)的寫入禁止電路，則雖然與使用了運算放大器的情況相比較檢測精度有所惡化，然而電路規(guī)模減小，而且能夠降低功耗，因此最適于搭載到墨水匣等大批量的產(chǎn)品中。
而且，通過在墨水匣中使用搭載了寫入禁止電路的半導(dǎo)體集成電路，響應(yīng)使用了該墨水匣的打印機(jī)動作的結(jié)束轉(zhuǎn)移到低功耗模式，因此能夠不對通常動作產(chǎn)生影響而使動作模式進(jìn)行轉(zhuǎn)移。在低功耗模式下，通過把指定的地址初始化，能夠謀求降低功耗。而且，在低功耗模式下，通過使生成用于讀出被存儲的數(shù)據(jù)的信號的讀出放大器、用于指定地址的地址解碼器、在讀出被讀出的數(shù)據(jù)時所使用的緩沖器、鎖存被讀出的數(shù)據(jù)的鎖存器等內(nèi)部電路的動作停止，能夠進(jìn)一步降低功耗。
另外，通過使得用于指示芯片選擇功能、電路塊的初始化功能以及向備用模式的轉(zhuǎn)移功能的端子共用，能夠?qū)崿F(xiàn)減少了外部端子的半導(dǎo)體集成電路。
進(jìn)而，通過至少存儲墨水匣的墨水余量，能夠始終監(jiān)視墨水余量。
權(quán)利要求
1.一種寫入禁止電路，該寫入禁止電路把數(shù)據(jù)寫入請求信號作為輸入，通過輸出的寫入控制信號禁止上述數(shù)據(jù)的寫入，其特征在于包括電流鏡電路，該電流鏡電路由包括成為基準(zhǔn)電流源的耗盡型晶體管的多個晶體管在高電位電源與低電位電源之間串聯(lián)連接構(gòu)成的第1晶體管列與多個晶體管串聯(lián)連接在上述高電位電源與上述低電位電源之間，并且流過對應(yīng)于上述數(shù)據(jù)寫入請求信號的電流的第2晶體管列并聯(lián)連接構(gòu)成，導(dǎo)出基于上述基準(zhǔn)電流源的基準(zhǔn)電流與對應(yīng)于上述輸入信號的電流的比較結(jié)果的輸出，在上述高電位電源的電壓降低時導(dǎo)出對應(yīng)于基于上述基準(zhǔn)電流源的電流的輸出。
2.如權(quán)利要求1中所述的寫入禁止電路，其特征在于上述第2晶體管列由連接在上述高電位電源并且根據(jù)上述數(shù)據(jù)寫入請求信號成為導(dǎo)通狀態(tài)的第1晶體管，使得與經(jīng)過上述第1晶體管流過的電流相等的電流流過上述第1晶體管列的第2晶體管，與上述第1晶體管同時成為導(dǎo)通狀態(tài)并且形成向上述低電位電源的電流路徑的第3晶體管串聯(lián)連接構(gòu)成，上述第1晶體管列由連接在上述高電位電源并且根據(jù)上述數(shù)據(jù)寫入請求信號成為導(dǎo)通狀態(tài)的第4晶體管，具有與上述第2晶體管的柵極端子共同連接的柵極端子的第5晶體管，作為上述耗盡型晶體管的第6晶體管串聯(lián)連接構(gòu)成，從上述第5晶體管與第6晶體管的連接點輸出上述寫入控制信號。
3.一種半導(dǎo)體集成電路，其特征在于包括權(quán)利要求1或者權(quán)利要求2中所述的寫入禁止電路；在指定的地址存儲數(shù)據(jù)的存儲單元；對于上述存儲單元順序生成指定地址的地址生成電路，根據(jù)從上述寫入禁止電路輸出的寫入控制信號禁止對于上述存儲單元的上述數(shù)據(jù)的寫入。
4.如權(quán)利要求3中所述的半導(dǎo)體集成電路，其特征在于還包括控制裝置，該控制裝置進(jìn)行控制使得轉(zhuǎn)移到比進(jìn)行通常動作的通常動作模式耗電還低的低功耗模式，安裝于墨水匣，響應(yīng)使用了上述墨水匣的打印動作的結(jié)束，轉(zhuǎn)移到上述低功耗模式。
5.如權(quán)利要求4中所述的半導(dǎo)體集成電路，其特征在于在于上述控制裝置進(jìn)行的向低功耗模式的轉(zhuǎn)移時把上述地址初始化。
6.如權(quán)利要求5中所述的半導(dǎo)體集成電路，其特征在于在通過上述控制裝置轉(zhuǎn)移的低功耗模式中，使內(nèi)部電路的動作停止。
7.如權(quán)利要求6中所述的半導(dǎo)體集成電路，其特征在于上述內(nèi)部電路是生成用于讀出由上述存儲裝置存儲的數(shù)據(jù)的信號的讀出放大器。
8.如權(quán)利要求6中所述的半導(dǎo)體集成電路，其特征在于上述內(nèi)部電路是用于指定上述存儲裝置中的地址的地址解碼器。
9.如權(quán)利要求6中所述的半導(dǎo)體集成電路，其特征在于上述內(nèi)部電路是在從上述存儲裝置輸出被讀出的數(shù)據(jù)時使用的緩沖器。
10.如權(quán)利要求6中所述的半導(dǎo)體集成電路，其特征在于上述內(nèi)部電路是鎖存從上述存儲裝置讀出的數(shù)據(jù)的鎖存電路。
11.如權(quán)利要求4中所述的半導(dǎo)體集成電路，其特征在于根據(jù)輸入到共同的外部端子的控制信號進(jìn)行向基于上述控制裝置的低功耗模式的轉(zhuǎn)移以及由上述地址生成裝置生成的地址的初始化。
12.如權(quán)利要求11中所述的半導(dǎo)體集成電路，其特征在于上述共同的外部端子是芯片選擇端子。
13.一種墨水匣，其特征在于具有權(quán)利要求3～12的任一項中所述的半導(dǎo)體集成電路，至少存儲墨水余量。
14.一種噴墨記錄裝置，其特征在于具有權(quán)利要求13中所述的墨水匣，使用從該墨水匣供給的墨水打印所希望的圖像信息。
全文摘要
在把數(shù)據(jù)寫入請求信號WR作為輸入,根據(jù)輸出的寫入控制信號WRITE禁止數(shù)據(jù)寫入的寫入禁止電路中,抑制芯片面積的同時減小動作電流。在電流鏡電路CM中,通過把基準(zhǔn)電流Iref與在N晶體管T3的源－漏間流過的電流ID進(jìn)行比較,能夠檢測高電位電源VDD中的電壓值。即,在高電位電源VDD的電壓值充分高時,寫入請求信號WR直接作為寫入控制信號輸出。另一方面,如果高電位電源VDD的電壓值由于某種原因下降,則通過作為基準(zhǔn)電壓源的晶體管T6和緩沖門B2,與寫入請求信號WR是“H”還是“L”無關(guān),寫入控制信號都成為“L”。即,在電源電壓降低了時,由于不能夠進(jìn)行基于寫入請求信號WR的寫入,因此能夠防止誤寫入。
文檔編號G11C16/22GK1339162SQ00803466
公開日2002年3月6日 申請日期2000年10月4日 優(yōu)先權(quán)日1999年10月4日
發(fā)明者高木哲男 申請人:精工愛普生株式會社