述制造工藝強烈影響。
[0064]違反設計規(guī)則的結構的一個示例在圖3A中示意性地示出。圈出的區(qū)域示出了三個矩形結構，其中三個矩形結構彼此之間的距離小于其他矩形結構之間距離。該較小的距離可能例如違反了線間分離規(guī)則和/或其他設計規(guī)則。
[0065]ii)在物理驗證工藝中受保護而不經歷0PC的結構。通常通過添加例如形狀來校正布局特征，以確保布局特征被正確地印刷。圖3B中示意性地示出了一個示例。顯示了與圖3A中所示結構類似的結構。但是，圈出的結構之間的較小的距離被增大(例如)以符合設計規(guī)則。
[0066]可阻止人為熱點HS結構例如在0PC期間應用這樣的校正。這將(例如)使得此特征更易受晶片上的故障的影響。物理驗證工藝是例如在芯片實現完成期間和之后采取的一組步驟，以確保沒有違反任何設計規(guī)則。例如DRC為最常見的物理驗證操作之一。
[0067]具有人工熱點HS的測試單元TC可(例如)被排除在LVS/DRC運行之外，以避免由于可能的違規(guī)而被標記?？?例如)通過使用單元名稱或標記層來完成該排除。這樣的人為熱點HS例如在制造工藝中對光刻變化敏感。
[0068]iii)違反掩膜制造規(guī)則的結構。這樣的人為熱點HS可對掩膜制造工藝中的變化特別地敏感。掩膜制造規(guī)則在概念上與設計規(guī)則類似，但是掩膜制造規(guī)則被設計成保護掩膜制作工藝。掩膜規(guī)則檢測MRC(mask rule checking)可用于例如在設計數據、分裂電子束數據、檢測數據、PG數據或工作平臺(jobdeck)中標記例如最小寬度和空間違規(guī)。
[0069]iv)與光刻建模中的校準結構類似的結構。這樣的結構可通過有意地布局已知為低成品率結構的圖案來設計。這種人為熱點HS可允許定量地評估光刻性能或定量地評估布局內的長期效果的影響。
[0070]v)已知為對制造敏感并因此在設計中通常不使用的結構。
[0071]vi)與已知為難以制造的結構類似的結構，因為這些結構在成品率分析中被找到。這樣的結構可符合所有的設計規(guī)則，但是依然是有問題的。因為在制造中依然會使用這樣的結構，所以在許多設計中還可以找到這樣的結構。在人為熱點HS內的使用無論如何都可使得成品率分析少了些機會主義并在不同產品中更一致。
[0072]人為熱點HS可例如被用于對坐標系統(tǒng)進行全局網格(global grid)校正、放大率校正、歪斜校正和/或旋轉校正，以確保坐標系統(tǒng)與所設計的晶片網格對準，使得可建立精確的相關性。例如，如圖3A中繪出的結構可具有相對高的失敗可能性。這樣的結構的坐標可是已知的并且例如被用于校準。
[0073]校準可例如通過讀入原始坐標，識別任何系統(tǒng)誤差，然后校正這些系統(tǒng)誤差以去除這些系統(tǒng)誤差來運作。這可適用于使用人為熱點HS的坐標的任何成品率或缺陷系統(tǒng)。
[0074]人為熱點HS也可例如用于監(jiān)視工藝步驟的工藝窗口，因為與標準特征相比，人為熱點HS對變化更敏感。
[0075]來自自然設計熱點或來自人為熱點HS的熱點位置在掩膜檢測、晶片檢測、相關度量步驟和檢驗步驟期間可用于檢測。對變化特別敏感的人為熱點HS為工藝監(jiān)視和成品率分析提供了有關數據。工藝監(jiān)視的一個示例可以是針對層的關鍵尺寸(CD，criticaldimens1n)監(jiān)視。成品率分析是非常廣泛的一類分析，其中對產品晶片的功能進行測試并且對產品晶片的成品率損失的根源進行分析。
[0076]在檢測期間，熱點位置將可能作為故障呈現，并且如果熱點位置在人為熱點HS的已知區(qū)域，則檢測工具可例如照此登記該熱點位置，使得熱點位置稍后可用作校準點，用于覆蓋功能故障和對準掃描電子顯微鏡檢驗站。
[0077]又一可能是在檢測期間與故障無關地標記人為熱點HS的位置，使得這些人為熱點HS稍后可被用于校準。人為熱點HS可例如被附上特定分類碼，使得終端用戶可使用分類碼將人為熱點HS識別為校準特征而不是故障。
[0078]成品率分析工具可例如使用這些值自動地結合覆蓋模型以對缺陷的坐標進行校正。
[0079]收集的數據也可用于成品率改善，尤其用于基于設計的成品率改善。
[0080]所描述的方法與制定的設計和掩膜綜合方法一致，使得所描述的方法實現起來相對容易。
【主權項】
1.一種用于生成集成電路的電路設計的方法，所述電路設計包括至少一個功能區(qū)和至少一個非功能區(qū)，所述方法包括: -向電子設計自動化工具提供對至少一個測試單元的描述；其中， -對所述測試單元的描述包括對至少一個測試結構的描述；并且 -所述至少一個測試結構被設計成對制造工藝的變化敏感；以及 -將所述至少一個測試單元嵌入所述電路設計；其中， -將所述至少一個測試單元嵌入所述至少一個非功能區(qū)中的一個非功能區(qū)中；并且 -所述嵌入由所述電子設計自動化工具自動執(zhí)行。2.根據權利要求1所述的方法，其中，所述制造工藝是用于制造所述集成電路的工藝或用于制造用來制造所述集成電路的掩膜的工藝。3.根據權利要求1所述的方法，其中， -將所述至少一個測試單元嵌入所述至少一個非功能區(qū)中的在度量步驟和/或檢驗步驟期間、特別是在掩膜檢測和/或晶片檢測期間為了檢測而可被訪問的一部分；以及 -所述至少一個測試結構被設計成在度量步驟和/或檢驗步驟中指示所述制造工藝的變化。4.根據權利要求1所述的方法，其中，所述至少一個測試結構的由所述變化導致的缺陷不影響所述集成電路的功能。5.根據權利要求1所述的方法，其中，所述至少一個測試單元被嵌入所述電路設計的芯片區(qū)域中，特別地不嵌入所述電路設計的劃片線中。6.根據權利要求1所述的方法，還包括放置和布線工藝，并且其中在所述放置和布線工藝期間執(zhí)行對所述至少一個測試單元中的第一個測試單元的嵌入。7.根據權利要求6所述的方法，其中，將所述至少一個測試單元中的第一個測試單元嵌入所述電路設計的非功能庫單元中。8.根據權利要求1所述的方法，還包括: 放置和布線工藝；以及 流片工藝；并且 其中，在所述放置和布線工藝之后并且在流片工藝之前執(zhí)行對所述至少一個測試單元中的第二個測試單元的嵌入。9.根據權利要求8所述的方法，其中，所述至少一個測試單元中的第二個測試單元被嵌入所述電路設計的填充區(qū)域。10.根據權利要求1所述的方法，其中，所述至少一個測試結構被設計成通過違反至少一條設計規(guī)則而對所述制造工藝的變化敏感。11.根據權利要求1所述的方法，還包括光學鄰近修正工藝、掩膜誤差校正工藝、掩膜數據準備工藝中的至少一種，并且其中所述至少一個測試結構包括不受所述光學鄰近修正工藝、所述掩膜誤差校正工藝和/或所述掩膜數據準備工藝影響的結構。12.根據權利要求1所述的方法，其中，所述至少一個測試結構被設計成通過違反至少一條掩膜制造規(guī)則而對所述制造工藝的變化敏感。13.根據權利要求1所述的方法，還包括物理驗證工藝，所述物理驗證工藝不涉及對所述至少一個測試結構的檢查，或其中檢測到的與所述至少一個測試結構有關的違規(guī)被忽略。14.一種用于校準檢測儀的方法，所述方法包括: -利用根據權利要求1所述的方法生成電路設計；以及 -檢測與至少一個測試單元中的一個測試單元有關的違規(guī)。15.根據權利要求14所述的方法，還包括根據檢測到的違規(guī)和/或所述至少一個測試單元中的所述一個測試單元的坐標來校準所述檢測儀。16.一種用于工藝控制和/或用于成品率管理的方法，包括: -利用根據權利要求1所述的方法生成電路設計； -檢測與所述至少一個測試單元中的一個測試單元有關的違規(guī)；以及-基于對與所述至少一個測試單元中的一個測試單元有關的違規(guī)的檢測，檢測在用于制造集成電路的工藝中的或在用于制造用來制造集成電路的掩膜的工藝中的違規(guī)。17.一種用于生成集成電路的電路設計的系統(tǒng)，所述電路設計包括至少一個功能區(qū)和至少一個非功能區(qū)，所述系統(tǒng)包括處理器，適于將至少一個測試單元自動嵌入所述電路設計的至少一個非功能區(qū)中的一個非功能區(qū)中，其中， -向所述系統(tǒng)提供的單元庫包括對所述至少一個測試單元的描述； -對所述測試單元的所述描述包括對至少一個測試結構的描述；以及 -所述至少一個測試結構被設計成對制造工藝的變化敏感。18.—種包括代碼的計算機程序產品，所述代碼被配置成實現根據權利要求1所述的方法。
【專利摘要】公開了一種用于生成電路設計的方法和系統(tǒng)、用于校準檢測儀的方法、以及用于工藝控制和成品率管理的方法。提供了一種用于生成集成電路的電路設計方法，該電路設計包括功能區(qū)(FA)和非功能區(qū)。該方法包括以下步驟：向EDA工具提供對測試單元(TC)的描述，和將測試單元(TC)嵌入該電路設計中。其中，對測試單元(TC)的描述包括對測試結構(HS)的描述，并且該測試結構(HS)被設計成對制造工藝的變化敏感。此外，將測試單元(TC)嵌入非功能區(qū)中，并且所述嵌入由EDA工具自動執(zhí)行。與電路描述內的常規(guī)結構相比，測試結構(HS)被有意地設計成對制造工藝的變化敏感。
【IPC分類】G06F17/50, H01L21/66, H01L23/544
【公開號】CN105279302
【申請?zhí)枴緾N201510305086
【發(fā)明人】拉爾斯·博姆霍爾特, 林西偉, 約翰·基姆
【申請人】新思科技有限公司
【公開日】2016年1月27日
【申請日】2015年6月5日
【公告號】DE102015108244A1, US20150356232