omDesigner 產(chǎn)品。
[0037]物理實(shí)現(xiàn)(步驟122):在這個(gè)步驟(放置和布線工藝)發(fā)生放置(電路元件的定位)和布線(電路元件的連接)。可在這個(gè)步驟使用的來自Synopsys公司的示例EDA軟件產(chǎn)品包括Astro、IC Compiler和Custom Designer產(chǎn)品。本發(fā)明的方面可在這個(gè)步驟122期間執(zhí)行。
[0038]分析和提取(步驟124):在這個(gè)步驟，在晶體管級(jí)驗(yàn)證電路功能，這反過來允許假設(shè)分析細(xì)化?？稍谶@個(gè)步驟使用的來自Synopsys公司的示例EDA軟件產(chǎn)品包括AstroRail、PrimeRail、rimeTime 和 Star-RCXT 產(chǎn)品。
[0039]物理驗(yàn)證(步驟126):在這個(gè)步驟執(zhí)行各種檢查功能，以確保制造、電氣問題、光刻問題和電路的正確性?？稍谶@個(gè)步驟使用的來自Synopsys公司的示例EDA軟件產(chǎn)品包括Hercules產(chǎn)品。本發(fā)明的方面也可在這個(gè)步驟126期間執(zhí)行。
[0040]流片(步驟127):這個(gè)步驟提供將被用于(在如果合適的情況下應(yīng)用了光刻加強(qiáng)之后)生產(chǎn)光刻掩膜的“流片”數(shù)據(jù)，該光刻掩膜用于生產(chǎn)最后的芯片?？稍谶@個(gè)步驟使用的來自Synopsys公司的示例EDA軟件產(chǎn)品包括IC Compiler和Custom Designer產(chǎn)品系列。
[0041]分辨率提高(步驟128):這個(gè)步驟涉及對(duì)布局進(jìn)行幾何操作，以改善設(shè)計(jì)的可制造性。這個(gè)步驟包括例如光學(xué)鄰近修正(0PC，optical proximity correct1n)。可在這個(gè)步驟使用的來自Synopsys公司的示例EDA軟件產(chǎn)品包括Proteus、ProteusAF和PSMGen
τ?: 口廣PR ο
[0042]掩膜數(shù)據(jù)準(zhǔn)備(步驟130):這個(gè)步驟提供用于生產(chǎn)光刻掩膜的掩膜生產(chǎn)準(zhǔn)備“流片”數(shù)據(jù)，該光刻掩膜用于生產(chǎn)最后的芯片?？稍谶@個(gè)步驟使用的來自Synopsys公司的示例EDA軟件產(chǎn)品包括CATS(R)產(chǎn)品系列。通常這個(gè)步驟包括將非矩形形狀的島(island)劃分或分割成矩形。
[0043]關(guān)于生成電路設(shè)計(jì)，特別關(guān)注的是所謂的熱點(diǎn)(hot spot) ο術(shù)語熱點(diǎn)指芯片中對(duì)制造特別具有挑戰(zhàn)性的位置，這也使這些熱點(diǎn)成為檢測(cè)和成品率管理的有價(jià)值目標(biāo)。
[0044]由于偏離預(yù)期結(jié)構(gòu)的可能性非常大或在工藝(例如光刻工藝和其他工藝步驟)中對(duì)變化的敏感性，設(shè)計(jì)熱點(diǎn)難以制造。如果這些設(shè)計(jì)熱點(diǎn)造成缺陷，那么此缺陷通常影響成品率。雖然在設(shè)計(jì)中設(shè)計(jì)熱點(diǎn)代表最關(guān)鍵的位置并因此受到特別關(guān)注，但是通常它們對(duì)于獲得目標(biāo)是成品率改善的數(shù)據(jù)并不是理想的，因?yàn)樵O(shè)計(jì)、工藝和支持技術(shù)例如掩膜綜合的目標(biāo)是使設(shè)計(jì)熱點(diǎn)對(duì)于抗工藝變化是健壯的。
[0045]劃片線測(cè)試結(jié)構(gòu)是(例如)在兩個(gè)產(chǎn)品模具(die)之間的劃片區(qū)域中存在的可測(cè)試或可測(cè)量的特征。這樣的區(qū)域位于晶片的劃片通道并且例如在晶片切割工藝中將被破壞，因此在晶片處于整片形式時(shí)這些區(qū)域才存在。在切割之后，不再有可用于測(cè)試或測(cè)量的劃片區(qū)域。
[0046]當(dāng)劃片線結(jié)構(gòu)目前有時(shí)用作特定工藝監(jiān)視結(jié)構(gòu)時(shí)，劃片線位于芯片區(qū)之外，不同芯片之間的區(qū)域中，所以劃片線的關(guān)于制造工藝的實(shí)際動(dòng)作可能與芯片區(qū)域的動(dòng)作不同。同樣，劃片線用于許多其他目的，并且劃片線空間是有價(jià)值的，所以將檢測(cè)結(jié)構(gòu)放置到芯片區(qū)域中被視為是有益的。
[0047]另一個(gè)困難區(qū)是:內(nèi)嵌光學(xué)檢測(cè)在每個(gè)缺陷被報(bào)告的坐標(biāo)處通常具有固有的不準(zhǔn)確性。當(dāng)在設(shè)計(jì)中將故障與覆蓋(overlay)相關(guān)時(shí)，此信息是重要的。當(dāng)前不準(zhǔn)確性在例如1 ym量級(jí)，但是會(huì)更多地取決于工具類型，此外取決于與檢測(cè)源相關(guān)的不確定性。
[0048]根據(jù)所述改進(jìn)的構(gòu)思，人為熱點(diǎn)HS用作測(cè)試單元并嵌入到電路設(shè)計(jì)中用于檢測(cè)，工藝控制和/或成品率管理。用這樣的方式，在芯片上生成了比設(shè)計(jì)熱點(diǎn)(在設(shè)計(jì)的功能部分中出現(xiàn)的熱點(diǎn))更適合用于檢測(cè)的結(jié)構(gòu)。這些附加的結(jié)構(gòu)被表示為人為熱點(diǎn)HS。
[0049]圖2示意性地示出了具有功能區(qū)FA和非功能區(qū)的集成電路的電路設(shè)計(jì)，其中所述非功能區(qū)包括帶有人為熱點(diǎn)HS的測(cè)試單元TC。功能區(qū)FA顯示為深灰陰影，顯示為淺灰陰影的兩個(gè)矩形區(qū)域代表包括人為熱點(diǎn)HS的測(cè)試單元TC。
[0050]工藝和設(shè)計(jì)規(guī)則的目標(biāo)是保持設(shè)計(jì)熱點(diǎn)對(duì)工藝變化盡可能不敏感。如果設(shè)計(jì)熱點(diǎn)造成缺陷，那么此缺陷影響成品率。創(chuàng)建在設(shè)計(jì)上不具有任何功能的人為熱點(diǎn)HS并且從而可將人為熱點(diǎn)HS規(guī)劃成對(duì)工藝變化更敏感，并改善用于工藝控制的檢測(cè)數(shù)據(jù)的有用性。如果人為熱點(diǎn)HS產(chǎn)生缺陷，則該缺陷不影響成品率，因?yàn)樵撊毕輰?duì)產(chǎn)品并不是關(guān)鍵的。
[0051]放置人為熱點(diǎn)HS的兩個(gè)可能是將他們放置在填充區(qū)域中或在非功能庫單元中(兩者可被看作虛設(shè)區(qū)域或非功能區(qū)域)。
[0052]填充區(qū)域?yàn)楣δ茉膯卧嚵兄械目臻g。例如，在設(shè)計(jì)中可能不允許留下完全空白的空間，所以此空間可用非功能單元來填充。在這樣的區(qū)中，例如，可以放置可包括人為熱點(diǎn)HS的非功能填充單元。所述填充區(qū)域在結(jié)構(gòu)上可與功能區(qū)FA相同，但是填充區(qū)域可能不是通常執(zhí)行操作的有源器件。
[0053]測(cè)試單元TC被設(shè)計(jì)成對(duì)工藝變化敏感，其目標(biāo)是:如果測(cè)試單元出故障，它們不會(huì)造成關(guān)鍵缺陷。
[0054]填充單元可不具有任何功能。他們的唯一目的可能是在設(shè)計(jì)密度上不留下任何空隙。由于現(xiàn)代制造要求，如果所有的圖案和圖案密度是相似的，則圖案變化可下降。在設(shè)計(jì)區(qū)域中留孔會(huì)不利地影響鄰近的布線圖案并導(dǎo)致過度的變化。填充區(qū)域?qū)υO(shè)計(jì)和設(shè)計(jì)性能并不是絕對(duì)關(guān)鍵的，但是由于所述影響填充區(qū)域與工藝和制造成品率相關(guān)。
[0055]為了提高對(duì)工藝變化的敏感性，所述人為熱點(diǎn)HS可例如有意地設(shè)計(jì)為違反設(shè)計(jì)規(guī)則或具有其他關(guān)鍵特性。可在物理驗(yàn)證(例如，布局與原理圖比較(LVS，layout versusschematic)和/或設(shè)計(jì)規(guī)則檢查(DRC，design rule cheching))期間使用標(biāo)志層或單元排除，以避免虛假錯(cuò)誤。
[0056]標(biāo)志層為例如GDS中的層，該GDS可只識(shí)別用于特定操作的區(qū)域，或阻止該區(qū)域進(jìn)行某些操作。例如，對(duì)于一個(gè)區(qū)域，可以具有“非0PC”標(biāo)志層，其指示那個(gè)區(qū)域內(nèi)的任意結(jié)構(gòu)將不應(yīng)用0PC。在該設(shè)計(jì)流片階段，自動(dòng)的規(guī)則檢測(cè)系統(tǒng)例如DRC和LVS可被使用以確保例如:沒有違反任何設(shè)計(jì)并且根據(jù)原理圖的所有電氣連接是正確的。在現(xiàn)代設(shè)計(jì)中，由于設(shè)計(jì)的尺寸和需要檢查的復(fù)雜規(guī)則的數(shù)量，可能會(huì)需要自動(dòng)規(guī)則平臺(tái)。
[0057]可設(shè)計(jì)不同類型的布局圖案，其目的在于檢測(cè)不同類型的工藝變化或不同設(shè)計(jì)特性(例如，單元陣列、數(shù)據(jù)通路、隨機(jī)邏輯、模擬)。
[0058]填充區(qū)域可以較大(例如，高達(dá)層的30%)且沒什么價(jià)值。填充區(qū)域中的制造缺陷也沒什么影響。在芯片實(shí)現(xiàn)期間、在流片工藝的可制造性設(shè)計(jì)(DFM，design formanufacturability)步驟中、在芯片完成期間或在流片之前的驗(yàn)收(sign-off)期間，所述人為熱點(diǎn)HS可例如被添加到填充區(qū)域中。
[0059]芯片實(shí)現(xiàn)是按照物理布局的規(guī)則，根據(jù)設(shè)計(jì)的原理圖和設(shè)計(jì)層描述來放置和連接例如所有操作元素的工藝?？芍圃煨栽O(shè)計(jì)(DFM)和芯片完成是在所述實(shí)現(xiàn)被完成之后可采取的設(shè)計(jì)步驟，以對(duì)布局作小的調(diào)整，使得例如成品率提高。這樣的操作的一個(gè)示例可以是在某處放置連接上層和下層線的單個(gè)過孔(via)。然后，如果存在可供連接的可靠性之用的空間，則該過孔例如被雙過孔替代。一旦所有的這些操作完成并且設(shè)計(jì)和實(shí)現(xiàn)完成，則可產(chǎn)生流片，其發(fā)送待處理的設(shè)計(jì)用于掩膜制作和制造。
[0060]在可能沒有多少填充空間的層(例如，前端層)中，存在一部分空閑單元，其為冗余的邏輯庫單元，該冗余的邏輯庫單元沒有有源地連接至所述設(shè)計(jì)，而是通過將它們連接至所述電路以在不必改變邏輯庫單元放置和前端層的情況下校正錯(cuò)誤功能來提供修正后來在設(shè)計(jì)過程中或在芯片改版(respin)期間的問題的能力。前端層是例如在有源裝置制造過程中涉及的層。這些層是例如有源層，多晶硅層和接觸層。形成互連的層(例如金屬層和過孔層)例如被稱作后端層。
[0061]將人為熱點(diǎn)HS作為集成進(jìn)非功能庫單元的測(cè)試單元TC添加至庫中表示在所述填充區(qū)域中的配置的一個(gè)替代。能夠添加非功能庫單元作為空閑單元配置的一部分。當(dāng)使用非功能庫單元的形式的結(jié)構(gòu)時(shí)，這些結(jié)構(gòu)可以例如在放置和布線工藝期間被嵌入電路設(shè)計(jì)中。可以(例如)選擇表示電路設(shè)計(jì)中的常見單元類型(例如，最常使用的觸發(fā)器)或關(guān)鍵電路(例如，輸入/輸出單元或模擬模塊)的結(jié)構(gòu)類型。它們可例如被放置在隨機(jī)位置或在特別關(guān)注成品率管理的區(qū)域附近。
[0062]充當(dāng)測(cè)試單元TC的人為熱點(diǎn)HS可如何被規(guī)劃或設(shè)計(jì)成對(duì)工藝變化特別敏感并因此具有特別的價(jià)值，存在若干可能。在下文中列出人為熱點(diǎn)HS中的結(jié)構(gòu)的一些示例。但是，該列表不會(huì)使任何權(quán)利要求完整。特別是，其他結(jié)構(gòu)可用在人為熱點(diǎn)HS中，只要所述其他結(jié)構(gòu)對(duì)被考慮的工藝的變化敏感即可。幾種類型的結(jié)構(gòu)可用于電路設(shè)計(jì)。
[0063]i)違反設(shè)計(jì)規(guī)則的結(jié)構(gòu)。設(shè)計(jì)規(guī)則是例如給定半導(dǎo)體制造工藝(其定義了設(shè)計(jì)可如何被實(shí)現(xiàn)，使得該設(shè)計(jì)可被正確地制造)的規(guī)則的集合。在制造過程中的每個(gè)工藝可具有它自己的設(shè)計(jì)規(guī)則。這樣的設(shè)計(jì)規(guī)則可例如包括用于線間分離，端間分離，線-端間分離或其他的規(guī)則。產(chǎn)生的人為熱點(diǎn)HS有可能對(duì)制造工藝非常敏感并且被所