去除扭斜的方法及電子裝置的制造方法
【技術領域】
[0001] 本發(fā)明涉及一種去除扭斜的方法及電子裝置，尤其涉及一種用于電子裝置及存儲 器之間的信號傳輸?shù)娜コば钡姆椒跋嚓P電子裝置。
【背景技術】
[0002] 隨著制程工藝的進步，存儲器的訪問速度日益提升，但隨之而來的是更嚴重的扭 斜（skew)問題，特別是針對多位同步傳送的信號。其原因在于，當數(shù)據(jù)傳送速度增加時，每 一筆數(shù)據(jù)的時鐘余裕（timingmargin)也隨之而下降，而多位同步傳送的數(shù)據(jù)必須同時在 印刷電路板（PrintedCircuitBoard,PCB)上經(jīng)由不同路徑傳送。當信號傳送路徑或系 統(tǒng)環(huán)境不同時，同步傳送的信號即可能受到不同程度的干擾，因而造成扭斜，使得時鐘信號 所取得的數(shù)據(jù)超出時鐘余裕的范圍，進而影響信號可靠度。在相同程度的扭斜情況下，當 信號速度愈快時，其可靠度就愈低。舉例來說，雙倍數(shù)據(jù)傳輸率同步動態(tài)隨機存取存儲器 (DoubleDataRateSync虹onousDynamicRandomAccessMemoir,孤RSDRAM)在系統(tǒng)時 鐘的正半周期及負半周期都可進行數(shù)據(jù)傳輸，因此具有雙倍數(shù)據(jù)傳輸率，其數(shù)據(jù)速度為系 統(tǒng)時鐘的兩倍。因此，雖然雙倍數(shù)據(jù)傳輸率同步動態(tài)隨機存取存儲器的傳輸效率優(yōu)于傳統(tǒng) 的隨機存取存儲器，但其對扭斜去除（de-skew)的要求遠高于傳統(tǒng)的隨機存取存儲器。
[0003]為解決扭斜問題，業(yè)界已提出各種去除扭斜的方法。常見的方法為在印刷電路板 上的信號傳輸路徑加上特定大小的電阻，或在印刷電路板上鋪設蛇形繞線（snaketrace)， 使每一筆同步傳送的信號面臨相同的系統(tǒng)環(huán)境巧日受到相同的電阻或電容影響)，進而使信 號傳輸速度相同，W避免(或降低）扭斜的發(fā)生。舉例來說，當信號傳輸路徑較短時，可在路 徑上加上較大的電阻；當信號傳輸路徑較長時，可在路徑上加上較小的電阻或不加電阻，使 得每一筆同步傳送的信號都受到數(shù)值相同的等效電阻影響，進而使信號傳輸速度相同，W 避免(或降低）扭斜的發(fā)生。
[0004] 然而，上述通過蛇行繞線去除扭斜的方式會增加印刷電路板上的繞線面積，因而 提高了印刷電路板的面積及成本，而使用電阻的方式除了增加成本之外，也會受限于電阻 阻值的大小。舉例來說，市面上可取得的電阻包括W下阻值大?。?3Q、47Q、51Q、56Q及 62Q，當用戶須使用54Q的電阻才可完全去除扭斜時，必須使用多個電阻進行串聯(lián)或并聯(lián) 才可達成效果，因而造成組件成本及面積的上升?；蛘?，用戶可使用56Q的電阻代替54Q 的電阻，使得去除扭斜效果降低，進而使數(shù)據(jù)傳輸?shù)乃俣仁芟?。有鑒于此，實有必要提出一 種去除扭斜的方法，可在不提高電路成本及繞線面積的情況下，達到去除扭斜的功效。

【發(fā)明內(nèi)容】

[0005] 因此，本發(fā)明的主要目的即在于提供一種去除扭斜的方法及其相關電子裝置，W 在不提高電路成本及繞線面積的情況下，有效地去除扭斜。
[0006] 本發(fā)明公開了一種去除扭斜的方法，用于一電子裝置，所述電子裝置同時傳送多 個地址信號至一存儲器，所述去除扭斜的方法包括：在所述存儲器中相對應于所述多個地 址信號的一存儲單元寫入一數(shù)據(jù)；根據(jù)所述多個地址信號，讀取存儲在所述存儲單元的所 述數(shù)據(jù)，W取得一正確數(shù)據(jù)值；調(diào)整對應于所述多個地址信號中一地址信號的一延遲鏈的 長度，并取得相對應于不同長度的所述延遲鏈的所述數(shù)據(jù)；判斷對應于不同長度的所述延 遲鏈的所述數(shù)據(jù)的數(shù)據(jù)值，W在同一數(shù)據(jù)周期內(nèi)，取得能夠讀取出所述正確數(shù)據(jù)值的一最 大允許延遲鏈長度及一最小允許延遲鏈長度；W及將所述延遲鏈的長度設定為一最佳長 度，所述最佳長度趨近或等于所述最大允許延遲鏈長度及所述最小允許延遲鏈長度的中間 值。
[0007]本發(fā)明還公開了一種電子裝置，用來傳送多個地址信號至一存儲器，所述電子裝 置包括多個信號輸出級，其中每一信號輸出級分別用來傳送所述多個地址信號中一地址信 號，W在所述存儲器中相對應于所述多個地址信號的一存儲單元寫入一數(shù)據(jù)；一接收模塊， 用來根據(jù)所述多個地址信號，讀取存儲在所述存儲單元的所述數(shù)據(jù)，W取得一正確數(shù)據(jù)值； 多個延遲鏈，其中每一延遲鏈分別對應于所述多個信號輸出級中一信號輸出級；一控制模 塊，禪接至所述多個延遲鏈及所述接收模塊。所述控制模塊通過執(zhí)行W下步驟來進行一去 除扭斜的方法：調(diào)整所述多個延遲鏈中一延遲鏈的長度，并取得相對應于不同長度的所述 延遲鏈的所述數(shù)據(jù)；判斷對應于不同長度的所述延遲鏈的所述數(shù)據(jù)的數(shù)據(jù)值，W在同一數(shù) 據(jù)周期內(nèi)，取得能夠讀取出所述正確數(shù)據(jù)值的一最大允許延遲鏈長度及一最小允許延遲鏈 長度；W及將所述延遲鏈的長度設定為一最佳長度，所述最佳長度趨近或等于所述最大允 許延遲鏈長度及所述最小允許延遲鏈長度的中間值。
【附圖說明】
[000引圖1為本發(fā)明實施例一電子系統(tǒng)的不意圖。
[0009] 圖2為圖1的電子裝置的一種實施方式的示意圖。
[0010] 圖3為本發(fā)明實施例電子裝置與存儲器在電路板上進行數(shù)據(jù)傳送的示意圖。
[0011] 圖4為本發(fā)明實施例一去除扭斜流程的示意圖。
[0012] 圖5為本發(fā)明實施例傳送至存儲器的時鐘信號及地址信號的波形示意圖。
[0013] 圖6為本發(fā)明實施例地址信號對應于不同數(shù)據(jù)值的對應表的示意圖。
[0014] 圖7為本發(fā)明實施例取得對應于命令信號的延遲鏈的最佳長度的示意圖。
[0015] 其中，附圖標記說明如下：
[0016] 10 電子系統(tǒng) 102 電子裝置 104 存儲器
[0017]

【具體實施方式】
[0018] 請參考圖1，圖1為本發(fā)明實施例一電子系統(tǒng)10的示意圖。如圖1所示，電子系統(tǒng) 10包括一電子裝置102、一存儲器104及一電路板106,至于其他可能的組成組件或模塊，女口 被動組件、連接器、相機鏡頭等，可視系統(tǒng)需求而增加或減少，故在不影響本實施例的說明 下，略而未示。詳細來說，電子裝置102可為電子系統(tǒng)10的主控端或核也處理器，其主要用 來控制并協(xié)調(diào)電子系統(tǒng)10中各個組件的運作，W實現(xiàn)特定功能。存儲器104可用來存儲電 子裝置102需要的數(shù)據(jù)，其可為一隨機存取存儲器（RandomAccessMemo巧，RAM),如靜態(tài)隨 機存取存儲器（staticRAM,SRAM)、動態(tài)隨機存取存儲器（dynamicRAM,DRAM)或磁性隨機 存取存儲器（ma即eticRAM,MRAM);存儲器104也可為一只讀存儲器（ReadHDnlyMemcxry， ROM),如可程序化只讀存儲器（programmableROM,PROM)、可抹除可程序化只讀存儲器 (eras油lePR0M，EPROM)或可電抹除可程序化只讀存儲器（electricallyEPROM，EEPR0M)， 或其它類型的存儲裝置。電路板106可為一印刷電路板（PrintedCircuitBoard,PCB)、一 軟式印刷電路板（FlexiblePrintCircuit,FPC)或其它類型的電路承載裝置，電路板106 可鋪設有任何形式的電路，W進行信號傳遞。
[001引較佳地，電子裝置102及存儲器104都W集成電路的形式實現(xiàn)，并分別設置在電路 板106上。在電路板106上并鋪設有信號線，連接于電子裝置102及存儲器104之間，W進 行信號傳遞。根據(jù)存儲器104的種類及大小，電子裝置102與存儲器104可進行不同數(shù)目或 不同類型的信號傳遞。舉例來說，若存儲器104為一只讀存儲器時，電子裝置102可傳送地 址信號及時鐘信號至存儲器104,而存儲器104輸出數(shù)據(jù)至電子裝置102。若存儲器104為 一隨機存取存儲器時，除了上述信號之外，電子裝置102還傳送一命令信號至存儲器104， W指示數(shù)據(jù)的讀取或寫入等不同命令。
[0020] 請參考圖2,圖2為電子裝置102的一種實施方式的示意圖。如圖2所示，電子裝 置102包括信號輸出級ADD_1~AD