并記錄所有用于替換的鎖存器；
[0081] 步驟⑶：判斷該老化關(guān)鍵邏輯門Gaging和發(fā)生軟錯(cuò)誤的邏輯門集合{G OTOT}的關(guān) 系：
[0082] 若：該老化關(guān)鍵邏輯門Gaging為發(fā)生軟錯(cuò)誤的邏輯門集合{G 的元素；
[0083] 則：從發(fā)生軟錯(cuò)誤的邏輯門集合{GemJ中剔除該老化關(guān)鍵邏輯門Gaging，并訪問下 一個(gè)所述的老化關(guān)鍵邏輯門G aging;
[0084] 若：該老化關(guān)鍵邏輯門Gaging不為發(fā)生軟錯(cuò)誤的邏輯門集合{G 的元素，
[0085] 則：放棄從發(fā)生軟錯(cuò)誤的邏輯門集合{GemJ中剔除該老化關(guān)鍵邏輯門Gaging，并訪 問下一個(gè)所述老化關(guān)鍵邏輯門G aging;
[0086] 步驟（9):按所述拓?fù)湫盘?hào)序列訪問所述基準(zhǔn)電路中時(shí)序關(guān)鍵路徑上的且未經(jīng)門 尺寸調(diào)整法加固的邏輯門G timing，找出直接影響該基準(zhǔn)電路性能的時(shí)序關(guān)鍵邏輯門Gtiming;
[0087] 步驟（10):同一個(gè)對(duì)PMOS/NMOS晶體管寬度長(zhǎng)度等比放大的替換門Gtiming'替換時(shí) 序關(guān)鍵邏輯門G timing，以便增加時(shí)序關(guān)鍵邏輯門Gtiming的臨界電荷量，從而弱化甚至屏蔽一 定寬度的SET瞬態(tài)故障脈沖，達(dá)到容忍軟錯(cuò)誤的目的，并記錄所有用于替換的邏輯門；
[0088] 步驟（11):查找所述的時(shí)序關(guān)鍵邏輯門Gtiming所連接的鎖存器集合{L timing}，并判 斷所述的鎖存器集合{Ltiming}的性質(zhì)：
[0089] 若：所述的鎖存器集合{Ltiming}中包含已加固的鎖存器；
[0090] 則：從所述的鎖存器集合{Ltiming}中剔除已加固的鎖存器；
[0091] 步驟（12):同一個(gè)抗SEU的替換鎖存器Ltiming'替換鎖存器集合{L timing}的元素， 將該鎖存器集合{Ltiming}的元素從所述的發(fā)生軟錯(cuò)誤的鎖存器集合IL emJ中剔除，并記錄 所有用于替換的鎖存器；
[0092] 步驟（13):判斷該時(shí)序關(guān)鍵邏輯門Gtiming和發(fā)生軟錯(cuò)誤的邏輯門集合{G_ OT}的關(guān) 系：
[0093] 若：該時(shí)序關(guān)鍵邏輯門Gtiming為發(fā)生軟錯(cuò)誤的邏輯門集合{G 的元素，
[0094] 則：從發(fā)生軟錯(cuò)誤的邏輯門集合U中剔除該時(shí)序關(guān)鍵邏輯門Gtiming，并訪問下 一個(gè)所述的時(shí)序關(guān)鍵邏輯門G timing;
[0095] 若：該時(shí)序關(guān)鍵邏輯門Gtiming不為發(fā)生軟錯(cuò)誤的邏輯門集合{G 的元素，
[0096] 則：放棄從發(fā)生軟錯(cuò)誤的邏輯門集合U中剔除該時(shí)序關(guān)鍵邏輯門Gtiming，并訪 問下一個(gè)所述的時(shí)序關(guān)鍵邏輯門G timing;
[0097] 步驟（14):判斷加固效果是否已經(jīng)達(dá)到集成電路設(shè)計(jì)的可靠性目標(biāo)：
[0098] 若：加固效果未達(dá)到集成電路設(shè)計(jì)的可靠性目標(biāo)，
[0099] 則：對(duì)軟錯(cuò)誤關(guān)鍵邏輯門Gotot進(jìn)行加固后，將該軟錯(cuò)誤關(guān)鍵邏輯門Gotot從發(fā)生軟 錯(cuò)誤的邏輯門集合{G_ot}中剔除，并訪問下一個(gè)所述的軟錯(cuò)誤關(guān)鍵邏輯門Gotot;
[0100] 若：加固效果已達(dá)到集成電路設(shè)計(jì)的可靠性目標(biāo)，
[0101] 則：終止加固流程。
[0102] 在步驟（4)中，對(duì)于不是與非門的替換，若替換后在電路閑置時(shí)所述前一個(gè)扇入 門G1的輸出仍為"0"的，則嘗試替換G 1的所有扇入門以使G1的輸出變?yōu)?1"，若仍不能使 G1的輸出變?yōu)? 1"，則不替換G i。
[0103] 在步驟（14)中，對(duì)于軟錯(cuò)誤關(guān)鍵邏輯門Gotot的加固方法，從發(fā)生軟錯(cuò)誤的邏輯門 集合{G OTOT}中取出軟錯(cuò)誤率最高的邏輯門Gotot _，該軟錯(cuò)誤率最高的邏輯門Gotot _-定 為按所述拓?fù)湫盘?hào)序列訪問所述基準(zhǔn)電路中非老化關(guān)鍵路徑上的、非時(shí)序關(guān)鍵路徑上的、 未經(jīng)門尺寸調(diào)整法加固的剩余的邏輯門G otot;
[0104] 查找所述的軟錯(cuò)誤關(guān)鍵邏輯門Gotot所連接的鎖存器集合{L ，并判斷所述的 鎖存器集合ILemJ的性質(zhì)：
[0105] 若：所述的鎖存器集合ILemJ中包含已加固的鎖存器；
[0106] 則：從所述的鎖存器集合{LOTOT}中剔除已加固的鎖存器；
[0107] 此時(shí)，所述的鎖存器集合ILemJ中不包含已加固的鎖存器，同一個(gè)容忍SET和SEU 的替換鎖存器L ot。/替換該鎖存器集合{LOTOT}的元素，將該鎖存器集合{LOTOT}的元素從 所述的發(fā)生軟錯(cuò)誤的鎖存器集合IL emJ中剔除，并記錄所有用于替換的鎖存器。
[0108] 在步驟（9)中，當(dāng)時(shí)序關(guān)鍵路徑的時(shí)序余量小于步驟（14)中所述容忍SET和SEU 的替換鎖存器L m。/的時(shí)延，不能通過步驟（14)進(jìn)行加固，需通過步驟（10)、（11)、（12)、 (13)進(jìn)行加固，否則發(fā)生時(shí)序違規(guī)。
[0109] 雖然很多學(xué)者分別提出了延緩NBTI效應(yīng)導(dǎo)致的老化和容忍空間輻射效應(yīng)導(dǎo)致的 軟錯(cuò)誤的方法，但是到目前為止，還沒有學(xué)者提出一種能同時(shí)達(dá)到這兩個(gè)目的并且不影響 電路性能的有效方法。本發(fā)明提出的方法，是在電路設(shè)計(jì)時(shí)通過計(jì)算機(jī)仿真，計(jì)算出考慮 NBTI效應(yīng)的電路節(jié)點(diǎn)軟錯(cuò)誤率，并評(píng)估電路中邏輯門和鎖存器的替換分配方案。按替換分 配方案制造電路，在不影響電路性能的前提下，在電路閑置時(shí)用^信號(hào)控制替換后的邏 輯門的輸入信號(hào)從而達(dá)到延緩NBTI效應(yīng)導(dǎo)致的老化的目的。同時(shí)，在電路工作（閑置時(shí)同 樣有效）時(shí)在老化關(guān)鍵路徑和時(shí)序關(guān)鍵路徑上將原有對(duì)軟錯(cuò)誤敏感的邏輯門替換為較大 尺寸的邏輯門能達(dá)到弱化甚至屏蔽一定寬度的SET瞬態(tài)故障脈沖的目的。再者，將老化關(guān) 鍵路徑和時(shí)序關(guān)鍵路徑上邏輯門所連接的鎖存器替換為容忍SEU的鎖存器，能對(duì)SEU免疫。 最后，將非關(guān)鍵路徑上邏輯門所連接的鎖存器替換為同時(shí)容忍SET和SEU的加固鎖存器，不 但能弱化甚至屏蔽從上游傳播而來的一定寬度的SET瞬態(tài)故障脈沖，而且對(duì)SEU免疫，從而 達(dá)到容忍軟錯(cuò)誤的目的。
[0110]門替換的基本思想是，把原來的老化關(guān)鍵邏輯門Gaging 替換為具有同樣功 能，但增加了一個(gè)睡眠控制信號(hào)的門agingd sleep),其中；是該邏輯門的輸入信號(hào)拓?fù)?序列，sleep是電路的睡眠控制信號(hào)。門替換技術(shù)需滿足以下條件：
[0111] ⑴當(dāng)電路工作時(shí)（Sle印=〇)，Gdging(Lo)= GdginsG),即在替換前后，邏輯門的 功能需完全一致；
[0112] (2)當(dāng)電路閑置時(shí)（sle印=1)，與G.lsmsd)相比，G._5(i，1)可以作為一個(gè)內(nèi)部控 制節(jié)點(diǎn)來延緩NBTI效應(yīng)導(dǎo)致的老化。
[0113] 考慮到老化和軟錯(cuò)誤兩種不同的情況，圖1展示了電路在閑置時(shí)門替換技術(shù)是如 何延緩NBTI效應(yīng)導(dǎo)致的老化，圖2展示了門尺寸調(diào)整法是如何弱化甚至屏蔽SET脈沖引起 的軟錯(cuò)誤（圖1、圖2中分別僅對(duì)一個(gè)NAND2和INV的邏輯門進(jìn)行舉例說明，而并非對(duì)本發(fā) 明的限制，門替換方法和門尺寸調(diào)整法可以實(shí)施于任何一種類型的邏輯門）。而對(duì)于如何容 忍SEU，則是對(duì)老化關(guān)鍵路徑或時(shí)序關(guān)鍵路徑上邏輯門所連接的鎖存器替換為對(duì)SEU免疫 的鎖存器（只容忍SEU)，或者對(duì)非關(guān)鍵路徑上邏輯門所連接的鎖存器替換為同時(shí)抗SET和 SEU的鎖存器（能同時(shí)容忍SET和SEU)。
[0114] 在圖1中，當(dāng)電路閑置時(shí)，由于NAND2邏輯門62的扇入門61的輸出為"0"，使6 2處 于負(fù)偏置狀態(tài)，所以G2受到NBTI效應(yīng)的影響很大。若將G i替換為一個(gè)NAND3邏輯門G /， 則當(dāng)電路閑置時(shí)，依靠睡眠信號(hào)，G/的輸出會(huì)變?yōu)? 1"，使62處于正偏置狀態(tài)，因此有效減 輕了 G2的NBTI效應(yīng)。
[0115] 本發(fā)明提出的延緩老化并容忍軟錯(cuò)誤的集成電路選擇性加固方法，主要按以下四 個(gè)步驟實(shí)施：
[0116] 1、計(jì)算考慮NBTI效應(yīng)的集成電路軟錯(cuò)誤率，找出發(fā)生軟錯(cuò)誤的邏輯門集合 ({GOTOT})和發(fā)生軟錯(cuò)誤的鎖存器集合（{L" ra})，并將所述的發(fā)生軟錯(cuò)誤的邏輯門集合 ({GOTOT})和所述的發(fā)生軟錯(cuò)誤的鎖存器集合（{L_J)的元素按照軟錯(cuò)誤率的大小從高到 低進(jìn)彳T排序。
[0117] 2、考察所有老化關(guān)鍵路徑上的邏輯門的輸入，并對(duì)驅(qū)動(dòng)這些輸入的邏輯門進(jìn)行替 換，使得老化關(guān)鍵路徑上的邏輯門的老化盡量??；同時(shí)，通過門尺寸調(diào)整法對(duì)老化關(guān)鍵路徑 上的邏輯門進(jìn)行替換，并通過抗SEU加固手段對(duì)老化關(guān)鍵路徑上的邏輯門所連接的鎖存器 進(jìn)行替換。
[0118] 3、考察所有時(shí)序關(guān)鍵路徑上的邏輯門，對(duì)所有時(shí)序關(guān)鍵路徑上的邏輯門替換為較 大尺寸的邏輯門，使時(shí)序關(guān)鍵路徑上的邏輯門能夠弱化甚至屏蔽一定寬度的SET瞬態(tài)故障 脈沖；同時(shí)，將時(shí)序關(guān)鍵路徑上的邏輯門所連接的鎖存器替換為容忍SEU的鎖存器。
[0119