號(hào)線區(qū)形成第一導(dǎo)電層11 ;
[0088]S13:形成第一絕緣層13覆蓋所述第一導(dǎo)電層11 ；
[0089]S14:在所述第一絕緣層13上形成第一過孔14，暴露部分第一導(dǎo)電層11 ；
[0090]S15:在所述第一絕緣層13形成第二導(dǎo)電層12，所述第二導(dǎo)電層12通過所述第一過孔14與所述第一導(dǎo)電層11電連接。
[0091]具體的，在本發(fā)明一個(gè)實(shí)施例中，該方法包括:提供第一基板；在所述第一基板第一側(cè)形成一導(dǎo)電層，對(duì)該導(dǎo)電層進(jìn)行刻蝕，在所述第一基板第一側(cè)走線區(qū)中的第一信號(hào)線區(qū)形成第一導(dǎo)電層11 ;在所述第一導(dǎo)電層11背離所述第一基板一側(cè)形成第一絕緣層13，所述第一絕緣層13完全覆蓋所述第一導(dǎo)電層11 ;對(duì)所述第一絕緣層13進(jìn)行刻蝕，在所述第一絕緣層13中形成第一過孔14，所述第一過孔14暴露出部分所述第一導(dǎo)電層11表面；在所述第一絕緣層13背離所述第一導(dǎo)電層11 一側(cè)形成一導(dǎo)電層，對(duì)該導(dǎo)電層進(jìn)行刻蝕，在所述第一絕緣層13背離所述第一導(dǎo)電層11 一側(cè)的第一信號(hào)線區(qū)形成第二導(dǎo)電層12，所述第二導(dǎo)電層12通過所述第一過孔14與所述第一導(dǎo)電層11電連接。
[0092]在上述實(shí)施例的基礎(chǔ)上，在本發(fā)明的一個(gè)實(shí)施例中，該方法還包括:在所述第一基板第一側(cè)的走線區(qū)形成多個(gè)柵極驅(qū)動(dòng)單元以及與所述柵極驅(qū)動(dòng)單元電連接的連接信號(hào)線3，其中，所述連接信號(hào)線3通過第二過孔4與所述第一信號(hào)線I電連接，將所述第一信號(hào)線I中的驅(qū)動(dòng)信號(hào)傳輸給所述柵極驅(qū)動(dòng)單元。
[0093]需要說明的是，在本發(fā)明實(shí)施例中，所述連接信號(hào)線3可以形成于所述第一導(dǎo)電層11背離所述第二導(dǎo)電層12的一側(cè)，通過與所述第一信號(hào)線I中的第一導(dǎo)電層11電連接，實(shí)現(xiàn)所述連接信號(hào)線3與所述第一信號(hào)線I的電連接；也可以形成于所述第二導(dǎo)電層12背離所述第一導(dǎo)電層11的一側(cè)，通過與所述第一信號(hào)線I中的第二導(dǎo)電層12的電連接，實(shí)現(xiàn)所述連接信號(hào)線3與所述第一信號(hào)線I的電連接，在本發(fā)明的其他實(shí)施例中，所述連接信號(hào)線3還可以形成于所述第一導(dǎo)電層11和所述第二導(dǎo)電層12之間，通過同時(shí)與所述第一導(dǎo)電層11和第二導(dǎo)電層12電連接，實(shí)現(xiàn)所述連接信號(hào)線3與所述第一信號(hào)線I的電連接，本發(fā)明對(duì)此并不做限定，具體視情況而定。
[0094]需要說明的是，在本發(fā)明的其他實(shí)施例中，所述連接信號(hào)線3還可以用于為其他驅(qū)動(dòng)單元提供驅(qū)動(dòng)信號(hào)，發(fā)明對(duì)此并不做限定，具體視情況而定。
[0095]在上述任一實(shí)施例的基礎(chǔ)上，在本發(fā)明實(shí)施例中，該方法還包括:在所述第一基板第一側(cè)的顯示區(qū)形成柵極層5、源漏極層6、像素電極層7、公共電極層8和信號(hào)傳輸走線層9 ;所述公共電極層8包括多個(gè)觸控單元，所述觸控單元在顯示階段用作公共電極，在觸控階段用作觸控電極；所述信號(hào)傳輸走線層9包括多條信號(hào)傳輸走線，所述信號(hào)傳輸走線與所述觸控單元電連接，在顯示階段為所述觸控單元提供公共電壓信號(hào)，在觸控階段為所述觸控單元提供觸控信號(hào)。
[0096]在上述實(shí)施例的基礎(chǔ)上，在本發(fā)明的一個(gè)實(shí)施例中，所述第一導(dǎo)電層11與所述柵極層5同時(shí)形成，所述連接信號(hào)線3與所述源漏極層6同時(shí)形成，以減少所述陣列基板的制程，提高所述陣列基板的生產(chǎn)效率，降低所述陣列基板的成本；在本發(fā)明的另一個(gè)實(shí)施例中，所述第一導(dǎo)電層11與所述源漏極層6同時(shí)形成，所述連接信號(hào)線3與所述柵極層5同時(shí)形成，以減少所述陣列基板的制程，提高所述陣列基板的生產(chǎn)效率，降低所述陣列基板的成本；在本發(fā)明的其他實(shí)施例中，所述第一導(dǎo)電層11和/或所述連接信號(hào)線3還可以單獨(dú)形成，本發(fā)明對(duì)此并不足限定，具體視情況而定。
[0097]在上述實(shí)施例的基礎(chǔ)上，在本發(fā)明的一個(gè)實(shí)施例中，述第二導(dǎo)電層12可以單獨(dú)形成，也可以與所述像素電極層7同時(shí)形成，或與所述公共電極層8同時(shí)形成，或與所述信號(hào)傳輸走線層9同時(shí)形成，以進(jìn)一步減少所述陣列基板的制程，提高所述陣列基板的生產(chǎn)效率，降低所述陣列基板的成本，本發(fā)明對(duì)此并不做限定，具體視情況而定。
[0098]在上述任一實(shí)施例的基礎(chǔ)上，在本發(fā)明的一個(gè)實(shí)施例中，如圖22所示，該方法還包括:
[0099]S21:在所述第一基板第一側(cè)走線區(qū)中第二信號(hào)線區(qū)形成第三導(dǎo)電層21 ;S22:形成第二絕緣層24覆蓋所述第三導(dǎo)電層21 ;S23:在所述第二絕緣層24上形成第三過孔26，暴露部分第三導(dǎo)電層21 ;S24:在所述第二絕緣層24上形成第四導(dǎo)電層22，所述第四導(dǎo)電層22通過所述第三過孔26與所述第三導(dǎo)電層21電連接；S25:形成第三絕緣層25覆蓋所述第四導(dǎo)電層22 ;S26:在所述第三絕緣層25上形成第四過孔27，暴露部分第四導(dǎo)電層22 ;S27:在所述第三絕緣層25上形成第五導(dǎo)電層23，所述第五導(dǎo)電層23通過所述第四過孔27與所述第四導(dǎo)電層22電連接。
[0100]具體的，在本發(fā)明的一個(gè)可選實(shí)施例中，該方法包括:
[0101]在所述第一基板第一側(cè)形成一導(dǎo)電層，對(duì)該導(dǎo)電層進(jìn)行刻蝕，在所述第一基板第一側(cè)的第一信號(hào)線區(qū)形成第一導(dǎo)電層11，同時(shí)在第二信號(hào)線區(qū)形成第三導(dǎo)電層21 ;
[0102]在所述第一導(dǎo)電層11背離所述第一基板一側(cè)形成第一絕緣層13，所述第一絕緣層13完全覆蓋所述第一導(dǎo)電層11和所述第三導(dǎo)電層21 ;
[0103]對(duì)所述第一絕緣層13進(jìn)行刻蝕，在所述第一絕緣層13中形成第一過孔14和第三過孔26，其中，所述第一過孔14暴露出部分所述第一導(dǎo)電層11表面，所述第三過孔26暴露出部分所述第三導(dǎo)電層21表面；
[0104]在所述第一絕緣層13背離所述第一導(dǎo)電層11 一側(cè)形成一導(dǎo)電層，并對(duì)該導(dǎo)電層進(jìn)行刻蝕，在所述第一絕緣層13背離所述第一導(dǎo)電層11 一側(cè)的第一信號(hào)線區(qū)形成第二導(dǎo)電層12，同時(shí)在所述第一絕緣層13背離所述第一導(dǎo)電層11 一側(cè)的第二信號(hào)線區(qū)形成第四導(dǎo)電層22，其中，所述第二導(dǎo)電層12通過所述第一過孔14與所述第一導(dǎo)電層11電連接，所述第四導(dǎo)電層22通過所述第三過孔26與所述第三導(dǎo)電層21電連接；
[0105]在所述第二導(dǎo)電層12背離所述第一導(dǎo)電層11 一側(cè)形成第三絕緣層25，所述第三絕緣層25完全覆蓋所述第二導(dǎo)電層12和所述第四導(dǎo)電層22 ;
[0106]對(duì)所述第三絕緣層25進(jìn)行刻蝕，在所述第三絕緣層25中形成第二過孔4和第四過孔27，其中，所述第二過孔4暴露出部分所述第二導(dǎo)電層12表面，所述第四過孔27暴露出部分所述第四導(dǎo)電層22表面；
[0107]在所述第三絕緣層25背離所述第二導(dǎo)電層12 —側(cè)形成一導(dǎo)電層，并對(duì)該導(dǎo)電層進(jìn)行刻蝕，在所述第三絕緣層25背離所述第二導(dǎo)電層12 —側(cè)的第一信號(hào)線區(qū)形成連接信號(hào)線3，在所述第二信號(hào)線區(qū)形成第五導(dǎo)電層23，其中，所述連接信號(hào)線3通過所述第二過孔4與所述第二導(dǎo)電層12電連接，所述第五導(dǎo)電層23通過所述第四過孔27與所述第四導(dǎo)電層22電連接。
[0108]需要說明的是，在本發(fā)明的其他實(shí)施例中，還可以所述第一導(dǎo)電層11與所述第三導(dǎo)電層21同時(shí)形成，所述第二導(dǎo)電層12與所述第五導(dǎo)電層23同時(shí)形成，所述連接信號(hào)線3與所述第四導(dǎo)電層22同時(shí)形成，或所述第一導(dǎo)電層11、第二導(dǎo)電層12、第三導(dǎo)電層21、第四導(dǎo)電層22、第五導(dǎo)電層23和連接信號(hào)線3均單獨(dú)形成，本發(fā)明對(duì)此并不做限定，具體視情況而定。
[0109]在上述任一實(shí)施例的基礎(chǔ)上，在本發(fā)明實(shí)施例中，所述第三導(dǎo)電層21可以單獨(dú)形成，也可以與所述柵極層5同時(shí)形成，或與所述源漏極層6同時(shí)形成，或與所述像素電極層7同時(shí)形成，或與所述公共電極層8同時(shí)形成，或與所述信號(hào)傳輸走線層9同時(shí)形成；所述第四導(dǎo)電層22可以單獨(dú)形成，或與所述柵極層5同時(shí)形成，或與所述源漏極層6同時(shí)形成，或與所述像素電極層7同時(shí)形成，或與所述公共電極層8同時(shí)形成，或與所述信號(hào)傳輸走線層9同時(shí)形成；所述第五導(dǎo)電層23可以單獨(dú)形成，也可以與所述柵極層5同時(shí)形成，或與所述源漏極層6同時(shí)形成，或與所述像素電極層7同時(shí)形成，或與所述公共電極層8同時(shí)形成，或與所述信號(hào)傳輸走線層9同時(shí)形成，本發(fā)明對(duì)此并不做限定，只要保證所述第三導(dǎo)電層21、所述第四導(dǎo)電層22與所述第五導(dǎo)電層23均位于不同層，且相互電連接，從而可以在相同阻值的情況下，降低所述第一信號(hào)線I和第二信號(hào)線2的寬度，進(jìn)而縮小所述陣列基板的邊框面積即可。
[0110]綜上所述，本發(fā)明實(shí)施例所提供的陣列基板及其制作方法中，所述走線區(qū)包括多條第一信號(hào)線1，所述第一信號(hào)線I包括電連接的第一導(dǎo)電層11和第二導(dǎo)電層12，以降低所述第一信號(hào)線I的電阻，使得本發(fā)明實(shí)施例所提供的第一信號(hào)線，相較于現(xiàn)有技術(shù)中的第一信號(hào)線，在相同阻值的情況下，本發(fā)明實(shí)施例所提供的第一信號(hào)線I寬度較小，從而在相同走線的數(shù)量下，減小了所述陣列基板中走線區(qū)202的面積，進(jìn)而縮小了包括該陣列基板的顯示面板的邊框