一種基于ate的mcu/soc芯片的測試方法
【技術領域】
[0001]本發(fā)明屬于芯片測試的技術領域，特別涉及MCU/S0C類芯片的測試方法。
【背景技術】
[0002]MCU/S0C類芯片不同于其他1C，它沒有固定的輸入輸出，其功能取決于用戶燒錄進去的代碼。同時MCU/S0C類芯片往往擁有大量的組件(存儲器、ADC/DAC、定時器、PWM,中斷控制、LD0、串口等)。這決定了 MCU/S0C芯片是一個“包含各種芯片”的集合體。使用時，用戶可通過對該類芯片進行編程，靈活的控制其某個組件(例如ADC)來達到預期的效果。因此對該類芯片的測試意味著，需要通過不同的編程配置來驗證“存儲器芯片”、“驗證ADC芯片”、“驗證DAC芯片”、驗證“LD0芯片”。在研發(fā)階段，目前多采用的測試方式是??搭建簡易板級電路+其他不同測量設備然后人工記錄數(shù)據(jù)，例如:
[0003]測試LDO時，需要測試代碼1+外部設備1+板級環(huán)境1+人工操作I。
[0004]測試ADC時，需要測試代碼2+外部設備2+板級環(huán)境2+人工操作2。
[0005]測試存儲器時，需要測試代碼3+外部設備3+板級環(huán)境3+人工操作3。
[0006]測試…
[0007]可以看到這樣的測試方案費時費力。所以針對MCU/S0C類芯片，需要一套軟硬件方案將所有的測試連接起來，實現(xiàn)用可自動化的完成所有項目的測試。(即一次測試完成存儲器+ADC/DAC+定時器+PWM+中斷控制+LDO…)，同時踢出掉所有的人工操作。
[0008]對于ATE (Automatic Test Equipment，自動測試設備)，其特點是:a.集成了大量的硬件組件，TMU組件可以代替示波器，PMU組件可以代替萬用表等；B，兼容一種高等語言，可以通過編程實現(xiàn)自動化控制；c，可以輕易的發(fā)送任何想要的激勵。但是ATE的接收處理能力較差，多用于量產測試。
[0009]例如專利申請201010123404.1公開了一種FPGA配置器件的ATE測試方法，該方法包括如下步驟:(I)依次在VCCint端和VCCO端上電；(2)進入在系統(tǒng)可編程狀態(tài)；(3)寫入時間常數(shù)；(4)進入寫數(shù)據(jù)模式，寫入一幀數(shù)據(jù)；(5)處理移入的數(shù)據(jù)；(6)數(shù)據(jù)寫入存儲單元；(7)重復步驟(4)到(6)寫入下一幀數(shù)據(jù)，直到寫入所有數(shù)據(jù)。該方法可以實現(xiàn)18VXX系列PROM的產業(yè)化測試，大大提高測試效率降低測試成本，測試時間可以縮短到原有測試時間的30%以內。然而硬件上使用ATE代替其他所有的外部設備很難，因為ATE接收信息能力較差，ATE和MCU/S0C之間的自由通信在目前是難以做到的。

【發(fā)明內容】

[0010]為解決上述問題，本發(fā)明的目的在于提供一種基于ATE的MCU/S0C芯片的測試方法，該方法能夠使ATE和MCU/S0C之間的保持自由通信，以準確可靠地連接外部設備。
[0011]本發(fā)明的另一個目的在于提供一種基于ATE的MCU/S0C芯片的測試方法，該方法能夠實現(xiàn)MCU/S0C類芯片測試的自動測試，減少IC人工操作，減少測試成本，增加測試數(shù)據(jù)量，極大的減少芯片研發(fā)測試時間。
[0012]本發(fā)明的再一個目的在于提供一種基于ATE的MCU/SOC芯片的測試方法，該方法能夠采集大數(shù)據(jù)量進行處理，提供大數(shù)據(jù)量的處理效率，所處理的數(shù)據(jù)量遠遠大于傳統(tǒng)板級測試方式的數(shù)據(jù)。
[0013]為實現(xiàn)上述目的，本發(fā)明的技術方案如下。
[0014]一種基于ATE MCU/SOC芯片的測試方法，其特征在于ATE對于每個MCU/SOC芯片采用4線通信，所述4線通信包括有CLK、Data、Cmd, Read)。CLK由ATE主控，Data由ATE和MCU/SOC同時控制，一方主控，一方釋放；Cmd和Read分別為ATE和MCU/SOC的同步信號，當Cmd產生時鐘下降沿表示ATE已完成所有操作，進行等待，當Read產生時鐘上升沿表示MCU/SOC已完成所有操作，進行等待。
[0015]具體地說，其具體的測試步驟為:
[0016]10UATE和MCU/SOC的芯片初始化；
[0017]102、Cmd 端口拉低，Read 端口同步；
[0018]103、ATE通過Data端口發(fā)送數(shù)據(jù)給MCU/SOC的芯片，
[0019]104、MCU/S0C的芯片根據(jù)ATE指令進行測試，并返回測試結果給ATE。
[0020]所述103、104步驟中，ATE通過協(xié)議發(fā)送指令I和激勵I給待測器件，自動記錄測試數(shù)據(jù)1，再發(fā)送指令2和激勵2給待測器件，自動記錄測試數(shù)據(jù)2…直到完成所有項目測試。該方法去除了所有人工操作，增大了測試數(shù)據(jù)量，同時極大減少了芯片測試時間。
[0021]所述103步驟中，進一步包括有，
[0022]1031、ATE接收到MCU/S0C的準備完成信號后，發(fā)送測試指令。
[0023]所述104步驟中，進一步包括有，
[0024]1041、MCU接收ATE的測試指令后，進入該指令對應的測試模式，發(fā)送完成指令；
[0025]1042、ATE接收到MCU的完成指令后，配置自己的硬件資源或者是外接的硬件資源。發(fā)送完成指令給MCU;
[0026]1043、MCU接收到ATE指令后，返回給ATE測試結果。
[0027]所述基于ATE的MCU/S0C芯片測試方法，進一步包括有對大量測試數(shù)據(jù)的分析步驟:
[0028]105、大量測試數(shù)據(jù)的整理分析，并生成圖像。
[0029]具體地說，其步驟如下:
[0030]1051、ATE將MCU/S0C芯片的測試結果上傳給上位機或后臺服務器；
[0031]1052、上位機或后臺服務器生成理論數(shù)據(jù)鏈表與實際數(shù)據(jù)鏈表，理論數(shù)據(jù)鏈表就是MCU/S0C芯片理論數(shù)值所生成的鏈接表，實際數(shù)據(jù)鏈表則是實際測試結果所產生的鏈接表;
[0032]1053、上位機或后臺服務器將理論數(shù)據(jù)鏈表與實際數(shù)據(jù)鏈表進行對比、解析；
[0033]1054、根據(jù)對比、解析結果，生成圖像。
[0034]本發(fā)明通過上述的改進，使ATE和MCU/S0C直接進行通信，不僅能夠使ATE和MCU/SOC之間的保持自由通信，還能夠實現(xiàn)MCU/S0C類芯片測試的自動測試，減少IC人工操作，減少測試成本，增加測試數(shù)據(jù)量，極大的減少芯片研發(fā)測試時間。
【附圖說明】
[0035]圖1是本發(fā)明所實施的通信連接框圖。
[0036]圖2是本發(fā)明所實施的控制流程圖。
[0037]圖3是本發(fā)明所實施的數(shù)據(jù)控制流程圖。
[0038]圖4是本發(fā)明所實施的大量測試數(shù)據(jù)的后續(xù)處理流程圖。
【具體實施方式】
[0039]為了使本發(fā)明的目的、技術方案及優(yōu)點更加清楚明白，以下結合附圖及實施例，對本發(fā)明進行進一步詳細說明。應當理解，此處所描述的具體實施例僅僅用以解釋本發(fā)明，并不用于限定本發(fā)明。
[0040]請參照圖1所示，為本發(fā)明所實現(xiàn)的ATE/DUT通信連接圖，DUT(Device undertest被測器件)也就是MCU/SOC芯片，由于MCU/SOC芯片存在各種各樣的型號，統(tǒng)一稱為DUT0
[0041]ATE對于每個DUT采用4線通信，所述4線通信包括有CLK、Data、CmcURead)。CLK由ATE主控，Data由ATE和DUT同時控制，一方主控，一方釋放；Cmd和Read分別為ATE和DUT的同步信號，當Cmd產生時鐘下降沿表示ATE已完成所有操作，進行等待，當Re