專利名稱：半導(dǎo)體集成電路的監(jiān)視電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種用于監(jiān)視對半導(dǎo)體集成電路的非法地址操作的監(jiān)視電路，更具體地說，涉及這樣一種非法地址操作的監(jiān)視電路，該電路用于具有進(jìn)行存儲器尋址的地址總線的微型計算機(jī)。
在一般情況下，集成于半導(dǎo)體襯底上的微型計算機(jī)由程序計數(shù)器來指定(尋址)存儲了待執(zhí)行的程序的ROM(只讀存儲器)上的位置，并從ROM讀出數(shù)據(jù)。
在常規(guī)的微型計算機(jī)中，程序計數(shù)器對程序計數(shù)器與ROM之間的地址總線輸出指定ROM上的位置的地址。因而，如果通過使探針等與地址總線接觸來對程序計數(shù)器與ROM之間的地址總線供給信號，則可非法地改寫流過地址總線的地址信號。該常規(guī)的微型計算機(jī)沒有任何裝置來探測這種非法的地址操作。
該常規(guī)的微型計算機(jī)存在下述的安全方面的問題在不希望有的情況下，使非法地址操作能訪問ROM，從而執(zhí)行存儲于該ROM中的特定的程序或從ROM讀出數(shù)據(jù)。
本發(fā)明的目的在于提供一種半導(dǎo)體集成電路的監(jiān)視電路，該電路能對于非法地址操作進(jìn)行安全保護(hù)。
為了達(dá)到上述目的，按照本發(fā)明，提供這樣一種半導(dǎo)體集成電路的監(jiān)視電路，該電路包括第1電路，用于輸出地址信號；第2電路，用于通過地址總線接收從第1電路傳送來的地址信號；保存裝置，用于至少保存一個在一個傳送周期之前的地址信號，作為在該地址總線上的過去的地址信號；以及比較裝置，用于將由該保存裝置保存的過去的地址信號與在地址總線上的現(xiàn)時的地址信號進(jìn)行比較，當(dāng)比較結(jié)果表明過去和現(xiàn)時的地址信號相同時，輸出非法操作檢測信號。


圖1A是示出按照本發(fā)明的第1實(shí)施例的微型計算機(jī)的主要部分的框圖，圖1B是示出圖1A中示出的監(jiān)視電路的詳細(xì)配置的電路圖；圖2A至2H是用于說明圖1B中示出的監(jiān)視電路的工作的時序圖；圖3是示出按照本發(fā)明的第2實(shí)施例的監(jiān)視電路的詳細(xì)配置的電路圖；圖4A至4J是用于說明圖3中示出的監(jiān)視電路的工作的時序圖；以及圖5是示出圖1B和3中示出的監(jiān)視電路的組合的框圖。
以下將參照附圖詳細(xì)地說明本發(fā)明。圖1A示出按照本發(fā)明的第1實(shí)施例的微型計算機(jī)的主要部分。
本實(shí)施例的微型計算機(jī)包括程序計數(shù)器1，用于輸出地址數(shù)據(jù)；ROM2，存儲待執(zhí)行的指令數(shù)據(jù)，使用來自該程序計數(shù)器1的地址數(shù)據(jù)對其進(jìn)行訪問；地址總線3，連接程序計數(shù)器1和ROM 2；監(jiān)視電路4，用于監(jiān)視在地址總線3上的地址數(shù)據(jù)；指令譯碼器5，用于對從該ROM2讀出的指令數(shù)據(jù)進(jìn)行譯碼；以及控制器6，用于在從監(jiān)視電路4接收到不正常檢測信號時輸出復(fù)位信號。
在具有該配置的微型計算機(jī)中，從ROM2順序地讀出指令數(shù)據(jù)，并對其進(jìn)行譯碼和執(zhí)行指令數(shù)據(jù)。程序計數(shù)器1將表示在ROM2上的位置的8比特的并行地址數(shù)據(jù)輸出到地址總線3上，在ROM2中存儲了待執(zhí)行的指令數(shù)據(jù)。例如，為了指定在ROM2上的地址“2F(十六進(jìn)制)”，程序計數(shù)器1對地址總線3輸出地址數(shù)據(jù)“00101111”。ROM2讀出被來自程序計數(shù)器1的地址數(shù)據(jù)指定的位置處的數(shù)據(jù)，將其送到指令譯碼器5中，指令譯碼器5對來自ROM2的數(shù)據(jù)進(jìn)行譯碼。
監(jiān)視電路4監(jiān)視流過地址總線3的地址數(shù)據(jù)，并輸出不正常檢測信號OUTPUT。控制器6從監(jiān)視電路4接收不正常檢測信號，輸出復(fù)位信號。
圖1B示出監(jiān)視電路4的詳細(xì)配置。在圖1B中，監(jiān)視電路4由8個對應(yīng)于地址總線3的位線(信號)B0至B7而配置的比較器11-0至11-7和用于對來自比較器11-0至11-7的輸出進(jìn)行NOR(“或非”)運(yùn)算的NOR電路12構(gòu)成。
比較器11-0至11-7的每一個包括倒相器13和14，用于對地址總線3的傳送時序信號T1進(jìn)行倒相；倒相器15，具有連接到地址總線3的位線B0至B7的對應(yīng)的一個的信號輸入端和連接到倒相器13的輸出端的控制輸入端；倒相器16，具有連接到倒相器15的輸出端的輸入端和接收傳送時序信號T1的控制輸入端；倒相器17，具有連接到倒相器16的輸出端的輸入端和連接到倒相器14的輸出端的控制輸入端；倒相器18，具有連接到倒相器17的輸出端的輸入端和接收傳送時序信號T1的控制輸入端；以及EXOR(“異”)電路19，具有連接到地址總線3的位線B0至B7的對應(yīng)的一條的輸入端和連接到倒相器18的輸出端的另一輸入端，并對兩個輸入進(jìn)行EXOR(“異”)運(yùn)算。
倒相器13至18構(gòu)成保存裝置，該保存裝置用于保存已通過地址總線3被傳送的過去的地址信號，EXOR電路19構(gòu)成比較裝置，用于將過去的地址信號與在地址總線3上的現(xiàn)時的地址信號進(jìn)行比較。
由于倒相器15的控制輸入端通過倒相器13接收傳送時序信號T1的被倒相的信號T1'，故倒相器15在傳送時序信號T1為低電平時變成允許狀態(tài)，在傳送時序信號T1為高電平時變成禁止?fàn)顟B(tài)。倒相器17類似地變成允許或禁止?fàn)顟B(tài)。
由于倒相器16的控制輸入端接收傳送時序信號Tl，故倒相器16在傳送時序信號T1為高電平時變成允許狀態(tài)，在傳送時序信號T1為低電平時變成禁止?fàn)顟B(tài)。倒相器18類似地變成允許或禁止?fàn)顟B(tài)。
以下將參照圖2A至2H說明在不對地址總線3進(jìn)行非法地址操作時的正常工作。流過地址總線3的地址數(shù)據(jù)隨圖2A中示出的傳送時序信號T1同步地變化。在圖2C至2H中，舉例說明圖2B中示出的地址總線3的位線B0。
如果傳送時序信號，T1在時刻t1處變成低電平，則倒相器15變成允許狀態(tài)，從而使地址總線3的位線B0上的信號AOn倒相，并輸出信號
(圖2C)。如果傳送時序信號T1在時刻t2處變成高電平，則倒相器16變成允許狀態(tài)，從而使來自倒相器15的輸出
刨相，并輸出信號A0。(圖2D)。
如果傳送時序信號T1在時刻t3處變成低電平，則倒相器17變成允牛狀態(tài)，從而使來自倒相器16的輸出A0。倒相，并輸出信號
(圖2E)。如果傳送時序信號T1在時刻t4處變成高電平，則倒相器18變成允許狀態(tài)，從而使來自倒相器17的輸出
倒相，并輸出信號AO。(圖2F)。
由于在時刻t4處的地址總線3的位線BO上的信號是AOn+1，EXOR電路19在一個輸入端上接收信號AOn，在另一輸入端上接收信號AOn+1。這兩個信號具有不同的值，這樣，EXOR電路19輸出高電平信號(圖2G)。
結(jié)果，比較器11-0輸出高電平信號。在比較器11-1至11-7中進(jìn)行相同的操作，比較器11-1至11-7輸出高電平信號。作為來自NOR電路12的輸出的不正常檢測信號OUTPUT為低電平(圖2H)，在地址總線3上沒有顯示出地址的不正常。
以下將說明在對地址總線3進(jìn)行非法地址操作時的工作。當(dāng)進(jìn)行非法地址操作時，地址總線3的每個比特值不隨傳送時序信號T1同步地變化，而是在比信號T1的周期長的時間內(nèi)保持相同的值。更具體地說，如果如圖2B中所示那樣在時刻t6處進(jìn)行非法地址操作，則地址總線3的位線B0上的信號被固定在A0n+3。
在時刻t10處的來自倒相器18的輸出變成A0n+3(圖2F)。由于在地址總線3的位線B0上的信號也是A0n+3(圖2B)，故EXOR電路19輸出低電平信號(圖2G)。
在比較器11-1至11-7中進(jìn)行相同的操作，比較器11-1至11-7輸出低電平信號。因此，作為來自NOR電路12的輸出的不正常檢測信號OUTPUT為高電平(圖2H)，在地址總線3上顯示出地址不正常。
將來自監(jiān)視電路4的高電平的不正常檢測信號OUTPUT輸出到控制器(未示出)中，從而與接收外部復(fù)位信號類似地使半導(dǎo)體集成電路復(fù)位。
按照第1實(shí)施例，將被傳送通過地址總線3的過去的地址信號與在地址總線3上的現(xiàn)時的地址信號進(jìn)行比較，當(dāng)兩個地址信號相同時，被確定為不正常，輸出高電平的不正常檢測信號OUTPUT。然后，對半導(dǎo)體集成電路進(jìn)行復(fù)位。即使對地址總線3進(jìn)行非法地址操作，也不能允許對ROM2進(jìn)行訪問，這樣就實(shí)現(xiàn)對于非法地址操作的安全保護(hù)功能。
在第1實(shí)施例中，保存在一個傳送周期之前的地址，作為被傳送通過地址總線3的過去的地址信號。但是，本發(fā)明不限于此，而是可依次保存包括在一個傳送周期之前的信號的多個傳送周期上的地址信號(例如，在兩個傳送周期之前的和在一個傳送周期之前的兩個地址信號)。圖3示出按照本發(fā)明的第2實(shí)施例的監(jiān)視電路。圖4A至4J示出圖3中示出的監(jiān)視電路的工作。
在圖3中，本實(shí)施例的監(jiān)視電路104包括EXOR電路21-0至21-3，各進(jìn)行傳送時序信號T1與時鐘信號φ0、φ1、φ2、或φ3的EXOR(“異”)運(yùn)算；以及AND(“與”)電路22，用于對來自EXOR電路21-0至21-3的輸出進(jìn)行AND運(yùn)算。采用該配置，監(jiān)視電路104將傳送時序信號T1與時鐘信號φ0、φ1、φ2、和φ3進(jìn)行比較，以產(chǎn)生傳送時序信號T1。
從圖4B至4E示出的時鐘信號φ0、φ1、φ2、和φ3來產(chǎn)生圖4A中示出的傳送時序信號T1。EXOR電路21-0進(jìn)行傳送時序信號T1與時鐘信號φ0的EXOR運(yùn)算。類似地，EXOR電路21-1、21-2和21-3分別進(jìn)行傳送時序信號T1與時鐘信號φ1、φ2和φ3的EXOR運(yùn)算。
當(dāng)傳送時序信號T1與時鐘信號φ1、φ2和φ3彼此同步時，如在時刻t0至?xí)r刻t7處那樣，來自所有的EXOR電路21-0至21-3的輸出不同時變成高電平(圖4F至4I)。因而，作為來自AND電路22的輸出的不正常檢測信號OUTPUT為低電平(圖4J)，沒有顯示出傳送時序信號T1的不正常。
以下將說明對傳送時序信號T1供給非法信號時的工作。由于在時刻t8處供給比原來的周期長的信號，故傳送時序信號T1被固定在高電平(圖4A)。當(dāng)進(jìn)行非法傳送時序操作時，在傳送時序信號T1與時鐘信號φ1、φ2和φ3之間的同步就不存在了。
由于來自EXOR電路21-0至21-3的輸出在時刻t8之后同時變成高電平(圖4F至4I),AND電路22輸出高電平的不正常檢測信號OUTPUT(圖4J)，表示傳送時序信號T1的不正常。
如果在時刻t8之后非法地大大地延長了傳送時序信號T1的周期的同時將非法地址供給地址總線3(圖1A)，則圖1B中的監(jiān)視電路4只有在傳送時序信號T1的一個周期結(jié)束才能檢測出任何非法地址操作。這就是說，延長傳送時序信號T1的周期這樣的做法，在經(jīng)過傳送時序信號T1的周期之前在不希望有的情況下允許訪問ROM2。
為了防止該非法訪問，如圖5中所示，可將圖1B和圖3中的監(jiān)視電路4和104組合起來，從而一旦檢測出對于傳送時序信號T1的非法地址操作時可使微型計算機(jī)復(fù)位，由此來防止對于ROM2的非法訪問。參照數(shù)字23表示OR(“或”)電路，該電路用于對控制器6輸出來自監(jiān)視電路4和104的不正常檢測輸出的OR信號。
注意，圖3中的監(jiān)視電路104可不與圖1A中的監(jiān)視電路4組合在一起，而是可單獨(dú)地使用，以便只檢測非法傳送時序信號的操作。
如以上所描述的那樣，按照本發(fā)明，可由保存裝置來保存過去的地址，并由比較裝置與在地址總線上的現(xiàn)時的地址進(jìn)行比較，由此來檢測出非法地址操作。結(jié)果，可實(shí)現(xiàn)對于非法地址操作的安全保護(hù)功能。
另外，可由比較裝置對傳送時序信號和用于產(chǎn)生傳送時序信號的時鐘信號進(jìn)行比較，以檢測出非法傳送時序操作。
再有，可在與非法地址操作相同的時刻檢測非法傳送時序，由此可對于非法地址操作實(shí)現(xiàn)更可靠的安全保護(hù)功能。
權(quán)利要求
1．一種半導(dǎo)體集成電路的監(jiān)視電路，其特征在于，包括第1電路(1)，用于輸出地址信號；第2電路(2)，用于通過地址總線(3)接收該從第1電路傳送來的地址信號；保存裝置(13-18)，用于至少保存一個在一個傳送周期之前的地址信號，作為在該地址總線上的過去的地址信號；以及比較裝置(19)，用于將由所述保存裝置保存的過去的地址信號與在地址總線上的現(xiàn)時的地址信號進(jìn)行比較，當(dāng)比較結(jié)果表明過去和現(xiàn)時的地址信號相同時，輸出非法操作檢測信號。
2．如權(quán)利要求1中所述的電路，其特征在于所述第1電路包括用于輸出作為地址信號的計數(shù)值的程序計數(shù)器，以及所述第2電路包括將程序存儲于預(yù)定的地址處的程序存儲器。
3．如權(quán)利要求1中所述的電路，其特征在于所述保存裝置包括多個倒相器組，將所述多個倒相器組對應(yīng)于形成地址信號的比特信號來配置，并接收該比特信號和表示傳送時序的傳送時序信號，以及所述第1比較裝置包括多個“異”電路，將所述多個“異”電路對應(yīng)于形成地址信號的比特信號來配置，并輸出來自該倒相器組的輸出和該比特信號的“異”信號。
4．如權(quán)利要求3中所述的電路，其特征在于還包括“或”電路(12)，該“或”電路(12)用于輸出來自該“異”電路的輸出的“或”信號作為非法操作檢測信號。
5．如權(quán)利要求3中所述的電路，其特征在于該倒相器組的每一個包括第1至第6倒相器，第1和第2倒相器使傳送時序信號倒相，第3倒相器在輸入端接收比特信號并在控制輸入端接收來自第1倒相器的輸出，第4倒相器在輸入端接收來自第3倒相器的輸出并在控制輸入端接收傳送時序信號，第5倒相器在輸入端接收來自第4倒相器的輸出并在控制輸入端接收來自第2倒相器的輸出，第6倒相器在輸入端接收來自第5倒相器的輸出并在控制輸入端接收傳送時序信號，以及該“異”電路的每一個接收來自第6倒相器的輸出和該比特信號。
6．如權(quán)利要求1中所述的電路，其特征在于還包括第2比較裝置(21-0-21-3)，該裝置將表示把地址信號從所述第1電路傳送到所述第2電路的時序的傳送時序信號與用于產(chǎn)生該傳送時序信號的時鐘信號進(jìn)行比較，當(dāng)比較結(jié)果表明兩個信號的不同步時，輸出非法操作檢測信號。
7．如權(quán)利要求6中所述的電路，其特征在于所述第2比較裝置包括多個“異”電路，將所述多個“異”電路對應(yīng)于形成地址信號的比特信號來配置，并輸出表示該傳送時序的傳送時序信號和該比特信號的“異”信號。
8．如權(quán)利要求7中所述的電路，其特征在于還包括“與”電路(22)，該電路對來自該“異”電路的輸出進(jìn)行“與”運(yùn)算并輸出非法操作檢測信號。
9．一種半導(dǎo)體集成電路的監(jiān)視電路，其特征在于，包括第1電路(1)，用于輸出地址信號；第2電路(2)，用于通過地址總線(3)接收從所述第1電路輸出的地址信號；以及比較裝置(21-0-21-3)，該裝置將表示把地址信號從所述第1電路傳送到所述第2電路的時序的傳送時序信號與用于產(chǎn)生該傳送時序信號的時鐘信號進(jìn)行比較，當(dāng)比較結(jié)果表明兩個信號不同步時，輸出非法操作檢測信號。
10．如權(quán)利要求9中所述的電路，其特征在于所述第2比較裝置包括多個“異”電路，將所述多個“異”電路對應(yīng)于形成地址信號的比特信號來配置，并輸出表示該傳送時序的傳送時序信號和該比特信號的“異”信號。
11．如權(quán)利要求10中所述的電路，其特征在于還包括“與”電路(22)，該電路輸出來自該“異”電路的輸出的“與”信號作為非法操作檢測信號。
全文摘要
一種半導(dǎo)體集成電路的監(jiān)視電路包括第1電路、第2電路、倒相器和“異”電路。該第1電路輸出地址信號。該第2電路通過地址總線接收從該第1電路傳送來的地址信號。該保存裝置至少保存一個在一個傳送周期之前的地址信號,作為在該地址總線上的過去的地址信號。該“異”電路將由該保存裝置保存的過去的地址信號與在地址總線上的現(xiàn)時的地址信號進(jìn)行比較,當(dāng)比較結(jié)果表明過去的和現(xiàn)時的地址信號相同時,輸出非法操作檢測信號。
文檔編號G06F12/14GK1231442SQ99104308
公開日1999年10月13日 申請日期1999年3月24日 優(yōu)先權(quán)日1998年3月24日
發(fā)明者牛島滿 申請人:日本電氣株式會社