1.電壓接口電路，連接在第一設(shè)備與第二設(shè)備之間，用于使所述第一設(shè)備與所述第二設(shè)備之間進(jìn)行通信，其特征在于：所述電壓接口電路包括至少一個(gè)電壓接口模塊，所述電壓接口模塊包括第一電壓?jiǎn)卧?、接口單元以及第二電壓?jiǎn)卧?/p>
所述第一電壓?jiǎn)卧牡谝欢伺c所述第一設(shè)備連接，所述第一電壓?jiǎn)卧牡诙私邮盏谝恢绷麟?，所述第一電壓?jiǎn)卧牡谌伺c所述接口單元的第一端連接，所述接口單元的第二端與所述第二電壓?jiǎn)卧牡谝欢诉B接，所述第二電壓?jiǎn)卧牡诙私邮盏诙绷麟?，所述第二電壓?jiǎn)卧牡谌伺c所述第二設(shè)備連接；
所述第一電壓?jiǎn)卧邮账龅谝辉O(shè)備發(fā)送的第一信號(hào)，并根據(jù)所述第一信號(hào)使所述第二電壓?jiǎn)卧蛩龅诙O(shè)備發(fā)送相應(yīng)的第二信號(hào)；當(dāng)所述第一信號(hào)為低電平時(shí)，所述第一電壓?jiǎn)卧ㄟ^(guò)所述接口單元向所述第二電壓?jiǎn)卧敵龅谝坏碗娖叫盘?hào)，使得所述第二電壓?jiǎn)卧蛩龅诙O(shè)備輸出第二低電平信號(hào)；當(dāng)所述第一信號(hào)為高電平時(shí)，所述第一電壓?jiǎn)卧谒龅谝恍盘?hào)與所述第一直流電作用下無(wú)輸出，使得所述第二電壓?jiǎn)卧蛩龅诙O(shè)備輸出所述第二直流電；
或者，所述第二電壓?jiǎn)卧邮账龅诙O(shè)備發(fā)送的第三信號(hào)，并根據(jù)所述第三信號(hào)使所述第一電壓?jiǎn)卧蛩龅谝辉O(shè)備發(fā)送相應(yīng)的第四信號(hào)；當(dāng)所述第三信號(hào)為低電平時(shí)，所述第二電壓?jiǎn)卧ㄟ^(guò)所述接口單元向所述第一電壓?jiǎn)卧敵龅谌碗娖叫盘?hào)，使得所述第一電壓?jiǎn)卧蛩龅谝辉O(shè)備輸出第四低電平信號(hào)；當(dāng)所述第三信號(hào)為高電平時(shí)，所述第二電壓?jiǎn)卧ㄟ^(guò)所述接口單元向所述第一電壓?jiǎn)卧敵龈唠娖叫盘?hào)，使得所述第一電壓?jiǎn)卧蛩龅诙O(shè)備輸出所述第一直流電。
2.根據(jù)權(quán)利要求1所述的電壓接口電路，其特征在于：
所述第一電壓?jiǎn)卧ㄉ侠訂卧烷_(kāi)關(guān)子單元，所述開(kāi)關(guān)子單元的第一端與所述上拉子單元的第一端共接形成所述第一電壓?jiǎn)卧牡谝欢?，所述開(kāi)關(guān)子單元的受控端與所述上拉子單元的第二端共接形成所述第一電壓?jiǎn)卧牡诙耍鲩_(kāi)關(guān)子單元的第二端為所述第一電壓?jiǎn)卧牡谌耍?/p>
所述第一電壓?jiǎn)卧邮账龅谝辉O(shè)備發(fā)送的第一信號(hào)，并根據(jù)所述第一信號(hào)使所述第二電壓?jiǎn)卧蛩龅诙O(shè)備發(fā)送相應(yīng)的第二信號(hào)；當(dāng)所述開(kāi)關(guān)子單元接收到的所述第一信號(hào)為低電平時(shí)，所述開(kāi)關(guān)子單元根據(jù)所述第一信號(hào)與所述第一直流電進(jìn)入導(dǎo)通狀態(tài)，并通過(guò)所述接口單元向所述第二電壓?jiǎn)卧敵鏊龅谝坏碗娖叫盘?hào)，使得所述第二電壓?jiǎn)卧蛩龅诙O(shè)備輸出所述第二低電平信號(hào)；當(dāng)所述開(kāi)關(guān)子單元接收到的所述第一信號(hào)為高電平時(shí)，所述開(kāi)關(guān)子單元根據(jù)所述第一信號(hào)與所述第一直流電進(jìn)入斷開(kāi)狀態(tài)，所述開(kāi)關(guān)子單元的第二端無(wú)輸出，使得所述第二電壓?jiǎn)卧蛩龅诙O(shè)備輸出所述第二直流電；
或者，所述第二電壓?jiǎn)卧邮账龅诙O(shè)備發(fā)送的第三信號(hào)，并根據(jù)所述第三信號(hào)使所述第一電壓?jiǎn)卧蛩龅谝辉O(shè)備發(fā)送相應(yīng)的第四信號(hào)；當(dāng)所述第三信號(hào)為低電平時(shí)，所述第二電壓?jiǎn)卧ㄟ^(guò)所述接口單元向所述開(kāi)關(guān)子單元輸出所述第三低電平信號(hào)，所述開(kāi)關(guān)子單元根據(jù)所述第三低電平信號(hào)與所述第一直流電進(jìn)入導(dǎo)通狀態(tài)，并向所述第一設(shè)備輸出所述第四低電平信號(hào)；當(dāng)所述第三信號(hào)為高電平時(shí)，所述第二電壓?jiǎn)卧ㄟ^(guò)所述接口單元向所述開(kāi)關(guān)子單元輸出所述高電平信號(hào)，所述開(kāi)關(guān)子單元在所述上拉子單元與所述第一直流電作用下進(jìn)入斷開(kāi)狀態(tài)，并向所述第一設(shè)備輸出所述第一直流電。
3.根據(jù)權(quán)利要求1或2所述的電壓接口電路，其特征在于：當(dāng)所述電壓接口電路包括多個(gè)電壓接口模塊時(shí)，所述電壓接口電路中的多個(gè)接口單元組成一個(gè)連接器。
4.根據(jù)權(quán)利要求3所述的電壓接口電路，其特征在于：所述連接器包括第一連接器和第二連接器，所述第一連接器連接所述第一電壓?jiǎn)卧?，所述第二連接器連接所述第二電壓?jiǎn)卧?/p>
5.根據(jù)權(quán)利要求3所述的電壓接口電路，其特征在于，所述連接器為并行接口。
6.根據(jù)權(quán)利要求2所述的電壓接口電路，其特征在于，所述開(kāi)關(guān)子單元為帶有寄生二極管的MOS管。
7.根據(jù)權(quán)利要求6所述的電壓接口電路，其特征在于，所述MOS管為NMOS管，所述NMOS管的源極和所述寄生二極管Q2的陽(yáng)極共接形成所述開(kāi)關(guān)子單元的第一端，所述NMOS管的漏極和所述寄生二極管Q2的陰極共接形成所述開(kāi)關(guān)子單元的第二端，所述NMOS管的柵極為所述開(kāi)關(guān)子單元的受控端。
8.根據(jù)權(quán)利要求6所述的電壓接口電路，其特征在于，所述第一直流電的電壓值小于或等于所述第二直流電的電壓值。
9.根據(jù)權(quán)利要求2所述的電壓接口電路，其特征在于，所述上拉子單元包括電阻R1，所述電阻R1的第一端為所述上拉子單元的第一端，所述電阻R1的第二端為所述上拉子單元的第二端。