技術(shù)特征：

技術(shù)總結(jié)
本發(fā)明公開了基于FPGA的仲裁型PUF的布線延遲偏差快速校準(zhǔn)方法，該方法中延遲偏差的快速校準(zhǔn)由一個(gè)計(jì)數(shù)器，一個(gè)比較器，一個(gè)二分法計(jì)算模塊和一個(gè)激勵(lì)存儲模塊組成的自動調(diào)整電路實(shí)現(xiàn)。激勵(lì)存儲模塊在輸入的讀信號有效后，從存儲的第一個(gè)激勵(lì)開始輸出給PUF當(dāng)最后一個(gè)激勵(lì)輸出完成后，將與計(jì)數(shù)器相連的激勵(lì)標(biāo)志信號置為有效。計(jì)數(shù)器在輸入的調(diào)整完成信號有效時(shí)，進(jìn)行計(jì)數(shù)器的清零，并開始對PUF的響應(yīng)進(jìn)行累加計(jì)數(shù)，當(dāng)激勵(lì)標(biāo)志信號有效時(shí)，計(jì)數(shù)器停止計(jì)數(shù)，并將計(jì)數(shù)的結(jié)果傳輸給比較器。在比較器中，根據(jù)計(jì)數(shù)結(jié)果與設(shè)定閾值范圍之間的關(guān)系，輸出計(jì)算下一個(gè)調(diào)整級的調(diào)整標(biāo)志信號給二分法模塊。并在二分法計(jì)算模塊中，計(jì)算出下一個(gè)調(diào)整級，并輸出相應(yīng)的調(diào)整級配置應(yīng)用于PUF的延遲調(diào)整塊。然后在調(diào)整級下，重新對PUF輸入激勵(lì)，進(jìn)行新一輪的調(diào)整，直至比較器中，計(jì)數(shù)結(jié)果在閾值范圍內(nèi)，比較器輸出調(diào)整級數(shù)標(biāo)識信號。本發(fā)明能夠有效減少PUF調(diào)整過程的時(shí)間開銷。

技術(shù)研發(fā)人員：裴頌偉;王若男;張靜東
受保護(hù)的技術(shù)使用者：北京化工大學(xué)
技術(shù)研發(fā)日：2017.05.08
技術(shù)公布日：2017.08.29