本發(fā)明涉及硬件安全以及fpga的應(yīng)用領(lǐng)域，通過給puf電路中輸入合適的調(diào)整級(jí)補(bǔ)償基于fpga的仲裁型puf的兩條信號(hào)通道的布線不對(duì)稱延遲，使得仲裁器puf具有更好的隨機(jī)性和不可預(yù)測(cè)性，進(jìn)而提高puf的安全性。此外，還可以為基于fpga的仲裁器puf在投入使用前的調(diào)整大大調(diào)高效率。
背景技術(shù)：
：：隨著信息安全越來越受到重視，傳統(tǒng)的將機(jī)密信息存儲(chǔ)于非易失性存儲(chǔ)器中的方法，也面臨著諸多考驗(yàn)，將機(jī)密信息存儲(chǔ)于例如熔斷器或者eeprom這類非易失性存儲(chǔ)器中，在大多數(shù)情況下，為了提高安全性，需要額外的保護(hù)電路設(shè)置在存儲(chǔ)器周圍，除了增加了成本也加大了電路的消耗。在此情況下，一種新的硬件安全保護(hù)方法物理不可克隆函數(shù)(puf，physicalunclonablefunction)被提出。puf利用物理固有的偏差作為自己的識(shí)別指紋，具有不可復(fù)制性。相比于傳統(tǒng)方法，puf利用的是物理器件本身的特性差異，不需要額外的電路消耗，具有低成本的優(yōu)點(diǎn)，而且puf不存儲(chǔ)秘鑰，只在給定輸入時(shí)產(chǎn)生輸出，斷電后輸出將消失，因此puf還具有低功耗的優(yōu)點(diǎn)。這種硬件安全保護(hù)方法提出以來受到越來越多的關(guān)注，對(duì)此的研究也在不斷深入。傳統(tǒng)的仲裁型puf結(jié)構(gòu)的模型如圖1所示。具有共同輸入端的兩個(gè)平行的信號(hào)通道，他們的輸出端分別連接到觸發(fā)器的數(shù)據(jù)輸入端(d端)和時(shí)鐘輸入端(c端)，兩平行的信號(hào)通道分別由多個(gè)多路選擇器連接組成。通過多路選擇器的輸入位ci控制信號(hào)在第i個(gè)多路選擇器中的傳輸路徑，當(dāng)ci為0時(shí)，將多路選擇器0輸入端的信號(hào)作為輸出，當(dāng)ci為1時(shí)，將多路選擇器1輸入端的信號(hào)作為輸出；由于多路選擇器的傳輸信號(hào)路徑不同，使信號(hào)傳輸過程產(chǎn)生的延遲也不相同。將最后一級(jí)的兩個(gè)多路選擇器的輸出與分別連接到觸發(fā)器的數(shù)據(jù)端口(d端口)和時(shí)鐘端口(c端口)。從信號(hào)輸入端給兩個(gè)信號(hào)通道輸入一個(gè)階躍信號(hào)，當(dāng)觸發(fā)器d端口的信號(hào)先到達(dá)，則puf的輸出為1，否則為0。通過各級(jí)多路選擇器輸入位c0-cn-1的不同的0、1組合，使信號(hào)在多路選擇器上的傳輸有多種組合，產(chǎn)生的二進(jìn)制具有非常好的隨機(jī)性。當(dāng)仲裁型puf在fpga上實(shí)現(xiàn)時(shí)，將使用查找表(lut，lookuptable)代替多路選擇器組成信號(hào)通道。因?yàn)?，查找表在輸入位不同時(shí)，信號(hào)通過查找表產(chǎn)生的延遲也存在不同。因此，第i級(jí)的兩個(gè)查找表的輸入ci分別為0或1，相當(dāng)于給兩個(gè)信號(hào)分別加入兩個(gè)不同的延遲。通過給各級(jí)查找表輸入不同的控制位作為puf的輸入激勵(lì)，相等于各級(jí)查找表產(chǎn)生延遲的各種組合，使產(chǎn)生的puf的響應(yīng)也具有很好的隨機(jī)性。在fpga上實(shí)現(xiàn)的仲裁型puf結(jié)構(gòu)如圖2所示的challenge部分以及觸發(fā)器部分。由于仲裁型puf的結(jié)構(gòu)要求兩條信號(hào)通道必須完全對(duì)稱，只利用多路選擇器或查找表內(nèi)的固有延遲不同產(chǎn)生響應(yīng)的隨機(jī)性。在fpga上實(shí)現(xiàn)仲裁型puf時(shí)，由于fpga采用網(wǎng)格式布線，使具有對(duì)稱結(jié)構(gòu)的查找表之間的布線不能達(dá)到完全對(duì)稱，產(chǎn)生的布線上的延遲偏差將影響puf輸出的隨機(jī)性。因此，對(duì)實(shí)現(xiàn)在fpga上的仲裁器puf進(jìn)行一些延遲的補(bǔ)償，抵消兩條信號(hào)通道的不均勻延遲，改善puf響應(yīng)的隨機(jī)性是非常必要的。國(guó)外的研究者已經(jīng)展開了相應(yīng)的研究。有研究者提出如圖2所示的基于fpga的仲裁器puf的調(diào)整方案。圖2中的前半部分是仲裁型puf的激勵(lì)輸入部分，后半部分為加入的延遲調(diào)整部分。延遲調(diào)整部分放置在仲裁型puf的最后一級(jí)查找表與仲裁器之間，由插入由多個(gè)查找表級(jí)聯(lián)組成。不同于仲裁型puf激勵(lì)部分的上下兩路中對(duì)稱的查找表通過同一個(gè)控制位ci控制，延遲調(diào)整部分的每個(gè)查找表都擁有自己的輸入位，通過延遲調(diào)整塊部分控制位輸入不同的值，使上下兩路的調(diào)整塊部分之間延遲差剛好抵消布線上的延遲偏差。圖2中的每個(gè)三角形代表一個(gè)用查找表實(shí)現(xiàn)的可調(diào)整延遲單元(pdl)，其特點(diǎn)是在輸入1時(shí)產(chǎn)生的延遲大于輸入0時(shí)的延遲。因?yàn)椋瑢?duì)于一個(gè)查找表而言，內(nèi)部結(jié)構(gòu)如圖4所示，以一個(gè)實(shí)現(xiàn)反相器功能的3輸入的查找表為例。從圖中可以看出不同輸入時(shí)，信號(hào)傳輸路徑存在長(zhǎng)短的差別，將造成延遲不同。經(jīng)過測(cè)量發(fā)現(xiàn)，對(duì)于一個(gè)查找表，激勵(lì)全1時(shí)帶入電路的延遲大于激勵(lì)全0時(shí)的延遲。為方便理解，在圖5中將一個(gè)查找表等效為帶有不同延遲的多路選擇器，并且a，b的延遲分別大于d，c的延遲。對(duì)于電路的延遲調(diào)整部分，當(dāng)上路的查找表的輸入tu[1-k]全部輸入1時(shí)，表示給上信號(hào)通路加入最大延遲，全部輸入0時(shí)表示輸入最小延遲。用調(diào)整級(jí)的概念表示延遲調(diào)整部分上下兩信號(hào)通路輸入的延遲單元的多少，計(jì)算公式為用延遲調(diào)整部分上路輸入tu[1-k]的1的個(gè)數(shù)減去下路輸入td[1-k]的1的個(gè)數(shù)。在延遲調(diào)整部分上下兩路未加入延遲差時(shí)，如果puf的響應(yīng)值極大偏向于1時(shí)，表示該puf下路的布線延遲大于上路的布線延遲，因此需要在延遲調(diào)整部分使上路的延遲大于下路的延遲，即此時(shí)調(diào)整級(jí)應(yīng)該為正值；反之，則調(diào)整應(yīng)該為負(fù)值。一般，調(diào)整級(jí)的最大調(diào)整范圍的設(shè)置與延遲調(diào)整部分包含的可編程延遲單元的個(gè)數(shù)有關(guān)，如果延遲調(diào)整部分含有的可編程延遲單元為k個(gè)，則調(diào)整級(jí)的最大調(diào)整范圍為[-k,k]。對(duì)圖2結(jié)構(gòu)的方案來說，通過人為控制延遲調(diào)整部分的輸入，然后統(tǒng)計(jì)在每個(gè)調(diào)整級(jí)下puf的響應(yīng)值中1的數(shù)量，選擇響應(yīng)值中1的比例隨機(jī)性最好時(shí)對(duì)應(yīng)的調(diào)整級(jí)作為電路的最終調(diào)整級(jí)。這種方式往往需要比較多的測(cè)量次數(shù)來尋找最終的調(diào)整級(jí)，從而使得尋找過程需要消耗比較多的時(shí)間，并且功率消耗偏大。技術(shù)實(shí)現(xiàn)要素：本發(fā)明的一個(gè)目的是提供一種開銷更小，所需調(diào)整時(shí)間更短以及效率更高的基于fpga的仲裁器puf布線延遲偏差的自動(dòng)調(diào)整的方法。這種自動(dòng)調(diào)整方法由一個(gè)自動(dòng)調(diào)整電路實(shí)現(xiàn)，其由一個(gè)計(jì)數(shù)器、一個(gè)比較器、一個(gè)二分法計(jì)算模塊和一個(gè)激勵(lì)存儲(chǔ)模塊組成。通過二分法計(jì)算模塊的輸出控制puf延遲調(diào)整部分的輸入，當(dāng)puf延遲調(diào)整部分得到一個(gè)調(diào)整級(jí)后，激勵(lì)模塊將輸出存儲(chǔ)的大量激勵(lì)輸入給仲裁型puf，同時(shí)計(jì)數(shù)器對(duì)puf的輸出響應(yīng)進(jìn)行計(jì)數(shù)，當(dāng)激勵(lì)全部輸出后，計(jì)數(shù)器也將停止計(jì)數(shù)，并將計(jì)數(shù)結(jié)果在比較器中與設(shè)定的閾值范圍比較，根據(jù)比較結(jié)果，比較器輸出計(jì)算下一個(gè)調(diào)整級(jí)的調(diào)整標(biāo)志信號(hào)，二分法計(jì)算模塊根據(jù)調(diào)整標(biāo)志信號(hào)計(jì)算新的調(diào)整級(jí)，并輸出給puf延遲調(diào)整部分。此過程一直自動(dòng)完成，直至在比較器中計(jì)數(shù)結(jié)果在閾值范圍內(nèi)，則完成調(diào)整過程。本發(fā)明的另一個(gè)目的是采用二分法計(jì)算仲裁器puf的調(diào)整級(jí)，可以用于基于fpga的仲裁型puf應(yīng)用前的調(diào)整，改善puf響應(yīng)的隨機(jī)性。在二分法計(jì)算模塊中，首先，初始化調(diào)整級(jí)的調(diào)整區(qū)間[0，k]，其中k為延遲調(diào)整部分上路中包含的可編程單元的個(gè)數(shù)。然后計(jì)算區(qū)間的中值k/2作為電路的起始調(diào)整級(jí)。當(dāng)需要尋找新的調(diào)整級(jí)時(shí)，通過新的調(diào)整級(jí)與當(dāng)前調(diào)整級(jí)的大小關(guān)系，相應(yīng)的更新調(diào)整的上下區(qū)間。當(dāng)新調(diào)整級(jí)小于當(dāng)前調(diào)整級(jí)時(shí)，則調(diào)整區(qū)間更新為[0，k/2]；如果新調(diào)整級(jí)大于當(dāng)前調(diào)整級(jí)，則調(diào)整區(qū)間更新為[k/2，k]；然后在新的區(qū)間計(jì)算中值，并作為新的調(diào)整級(jí)。此方法每次尋找時(shí)都將排除掉區(qū)域內(nèi)一半的調(diào)整級(jí)，因此具有非常高的尋找效率，極大的減少了功耗開銷和時(shí)間開銷。為實(shí)現(xiàn)上述目的，本發(fā)明采用的技術(shù)方案為基于fpga的仲裁型puf的布線延遲偏差快速校準(zhǔn)方法。該方法中延遲偏差的快速校準(zhǔn)由一個(gè)計(jì)數(shù)器，一個(gè)比較器，一個(gè)二分法計(jì)算模塊和一個(gè)激勵(lì)存儲(chǔ)模塊組成的自動(dòng)調(diào)整電路實(shí)現(xiàn)。自動(dòng)調(diào)整電路與仲裁型puf之間的連接如圖3所示。自動(dòng)調(diào)整電路的激勵(lì)存儲(chǔ)模塊提供puf的輸入激勵(lì)，二分法計(jì)算模塊輸出的調(diào)整級(jí)配置位作為puf延遲調(diào)整部分的輸入，而計(jì)數(shù)器則讀取puf的響應(yīng)并統(tǒng)計(jì)響應(yīng)中1的個(gè)數(shù)。在自動(dòng)調(diào)整電路中，二分法計(jì)算模塊輸出一個(gè)調(diào)整級(jí)配置位后，同時(shí)將與計(jì)數(shù)器模塊相連的調(diào)整完成信號(hào)(tune_finish)置為有效，將與激勵(lì)存儲(chǔ)模塊相連的讀信號(hào)(read)置為有效。激勵(lì)存儲(chǔ)模塊在輸入的讀信號(hào)(read)有效后，從存儲(chǔ)的第一個(gè)激勵(lì)開始輸出給puf當(dāng)最后一個(gè)激勵(lì)輸出完成后，將與計(jì)數(shù)器相連的激勵(lì)標(biāo)志信號(hào)(challenge_flag)置為有效。計(jì)數(shù)器在輸入的調(diào)整完成信號(hào)(tune_finish)有效時(shí)，進(jìn)行計(jì)數(shù)器的清零，并開始對(duì)puf的響應(yīng)進(jìn)行累加計(jì)數(shù)，當(dāng)激勵(lì)標(biāo)志信號(hào)(challenge_flag)有效時(shí)，計(jì)數(shù)器停止計(jì)數(shù)，并將計(jì)數(shù)的結(jié)果傳輸給比較器。在比較器中，根據(jù)計(jì)數(shù)結(jié)果與設(shè)定閾值范圍之間的關(guān)系，輸出計(jì)算下一個(gè)調(diào)整級(jí)的調(diào)整標(biāo)志信號(hào)(tune_state)給二分法模塊。其中，比較器中設(shè)定的閾值范圍是根據(jù)統(tǒng)計(jì)的響應(yīng)值總數(shù)和設(shè)定誤差計(jì)算得出：threshold＝n×(50％±e)(1)其中，n表示puf響應(yīng)值的總數(shù)，e表示隨機(jī)性的容忍誤差。在比較器中，根據(jù)puf響應(yīng)中1的數(shù)量的統(tǒng)計(jì)結(jié)果與調(diào)整級(jí)之間存在如圖8所示的遞減的關(guān)系，根據(jù)計(jì)數(shù)結(jié)果與閾值范圍的關(guān)系，產(chǎn)生出下一個(gè)調(diào)整級(jí)與當(dāng)前調(diào)整級(jí)之間的大小關(guān)系。在比較器中，當(dāng)統(tǒng)計(jì)結(jié)果在閾值范圍內(nèi)時(shí)，表示當(dāng)前調(diào)整級(jí)能夠補(bǔ)償布線延時(shí)偏差，則輸出調(diào)整標(biāo)志信號(hào)為11(tune_state＝11)；如果當(dāng)前計(jì)算結(jié)果小于閾值范圍最低值，表示下一個(gè)要尋找的調(diào)整級(jí)小于當(dāng)前調(diào)整級(jí)，則輸出調(diào)整標(biāo)志信號(hào)為10(tune_state＝10)；如果當(dāng)前計(jì)算結(jié)果大于閾值范圍最大值，表示下一個(gè)尋找的調(diào)整級(jí)大于當(dāng)前調(diào)整級(jí)，則輸出調(diào)整標(biāo)志信號(hào)為01(tune_state＝01)。在二分法計(jì)算模塊中，將根據(jù)調(diào)整標(biāo)志信號(hào)(tune_state)的值，計(jì)算出新的調(diào)整級(jí)，并輸出新調(diào)整級(jí)對(duì)應(yīng)的調(diào)整級(jí)配置位。首先介紹計(jì)算出新的調(diào)整級(jí)(middle)后，得到相應(yīng)的調(diào)整級(jí)配置位的方法。由于middle_pre中存儲(chǔ)有之前的調(diào)整級(jí)，而計(jì)算的新調(diào)整級(jí)數(shù)為middle。為了使輸出調(diào)整級(jí)配置位tui(i∈[1,k])，從輸出tu[1:middle_pre]＝1,tu[middle_pre+1:k]＝0。變成新的調(diào)整級(jí)配置位輸出tu[1:middle]＝1,tu[middle+1:k]＝0，如下圖所示。需要對(duì)tui進(jìn)行移位，其中移位的方向和位數(shù)通過調(diào)整級(jí)之間的變化計(jì)算得出：shift_bits＝midian–midian_pre(2)其中，shift_bits的符號(hào)位表示要移動(dòng)的方向，負(fù)號(hào)表示向左移，正號(hào)表示向右移，數(shù)值表示要移動(dòng)的位數(shù)。midian表示計(jì)算出的新的調(diào)整級(jí)；midian_pre表示之前的調(diào)整級(jí)。在二分法計(jì)算模塊中，設(shè)計(jì)了一個(gè)狀態(tài)機(jī)，通過調(diào)整標(biāo)志信號(hào)(tune_state)的不同值，進(jìn)行狀態(tài)機(jī)之間的狀態(tài)轉(zhuǎn)換實(shí)現(xiàn)計(jì)算新的調(diào)整級(jí)和得到新調(diào)整級(jí)配置位的功能。狀態(tài)機(jī)的四個(gè)狀態(tài)分別是：開始，左調(diào)狀態(tài)，右調(diào)狀態(tài)和停止。狀態(tài)之間的轉(zhuǎn)換關(guān)系如圖5所示。各狀態(tài)內(nèi)主要實(shí)現(xiàn)的功能如下：首先，在開始狀態(tài)中，主要實(shí)現(xiàn)對(duì)一些寄存器的初始化功能。調(diào)整區(qū)間下邊界(low)初始值為0，調(diào)整區(qū)間的上邊界(high)初始值為k，其中k為puf延遲調(diào)整部分包含的可編程延遲單元的數(shù)量，新的調(diào)整級(jí)(middle)初始值為k/2，當(dāng)前調(diào)整級(jí)(middle_pre)初始值為k/2，移位標(biāo)志(shift_bits)初始值為0，其中，移位標(biāo)志的作用是基于當(dāng)前調(diào)整級(jí)配置位，為了得到新的調(diào)整級(jí)配置位，而需要進(jìn)行移位的標(biāo)志。在左調(diào)狀態(tài)中，主要實(shí)現(xiàn)三個(gè)功能：1)將當(dāng)前的調(diào)整級(jí)middle存儲(chǔ)在middle_pre；2)更新調(diào)整區(qū)間為[low，middle]，在新的區(qū)間中計(jì)算中值作為新的調(diào)整級(jí)；3)得到調(diào)整級(jí)對(duì)應(yīng)的配置位并輸出。在右調(diào)狀態(tài)中，實(shí)現(xiàn)的功能是：1)將當(dāng)前的中調(diào)整級(jí)middle存儲(chǔ)在middle_pre；2)更新調(diào)整區(qū)間為[middle，high]，在新的區(qū)間中計(jì)算中值作為新的調(diào)整級(jí)；3)得到調(diào)整級(jí)對(duì)應(yīng)的配置位并輸出。在sotp狀態(tài)中，此狀態(tài)表示調(diào)整過程結(jié)束，將保持所有寄存器中的值不變。在各狀態(tài)中，寄存器實(shí)現(xiàn)的主要功能，以及寄存器的值的變化情況如下表所示：每次在二分法計(jì)算模塊輸出新的調(diào)整級(jí)配置位時(shí)，調(diào)整電路將自動(dòng)新一輪的調(diào)整過程，直至比較器中puf的響應(yīng)值中1的數(shù)量在閾值內(nèi)，將完成電路的調(diào)整過程。由于尋找調(diào)整級(jí)的次數(shù)與閾值范圍大小有關(guān)，因此根據(jù)需要，尋找調(diào)整次數(shù)和誤差之間的一個(gè)均衡。與現(xiàn)有技術(shù)相比較，本發(fā)明在fpga上對(duì)布線延遲偏差快速校準(zhǔn)的方法a同圖1所示的手動(dòng)尋找最優(yōu)調(diào)整級(jí)的方法b進(jìn)行了比較。其中圖7為一個(gè)puf電路應(yīng)用本發(fā)明為尋找合適調(diào)整級(jí)進(jìn)行的4次調(diào)整過程。圖8給出了兩種尋找調(diào)整級(jí)方法的比較結(jié)果。從圖8中可以看出，對(duì)同一puf電路此發(fā)明所需的調(diào)整次數(shù)也遠(yuǎn)遠(yuǎn)小于手動(dòng)尋找調(diào)整級(jí)的調(diào)整次數(shù)。能夠有效的減少puf調(diào)整過程的功耗開銷。此外，本發(fā)明尋找到足夠補(bǔ)償布線延遲的調(diào)整級(jí)的速度遠(yuǎn)遠(yuǎn)大于方法b。能夠有效減少puf調(diào)整過程的時(shí)間開銷。附圖說明圖1是仲裁器puf的經(jīng)典結(jié)構(gòu)示意圖。圖2是一種帶有pdl的基于fpga的仲裁型puf的結(jié)構(gòu)示意圖。圖3是發(fā)明的可以實(shí)現(xiàn)自動(dòng)尋找調(diào)整級(jí)數(shù)的基于fpga的仲裁型puf的示意圖。圖4是3輸入查找表內(nèi)部結(jié)構(gòu)示意圖。圖5是查找表在全0或全1輸入時(shí)產(chǎn)生不同延遲的等效示意圖。圖6是基于二分法計(jì)算調(diào)整級(jí)數(shù)的狀態(tài)的轉(zhuǎn)換圖。圖7是自動(dòng)尋找調(diào)整級(jí)方法與圖1所示的手動(dòng)尋找調(diào)整級(jí)方法調(diào)整次數(shù)的比較。圖8是統(tǒng)計(jì)結(jié)果與調(diào)整級(jí)之間關(guān)系圖。圖9是調(diào)整級(jí)配置位的移位示意圖。具體實(shí)施方式通過采用本發(fā)明的基于fpga的仲裁型puf布線延遲偏差快速校準(zhǔn)的方法，其電路結(jié)構(gòu)示意圖如圖3所示?？梢愿鶕?jù)需要選擇調(diào)整級(jí)的調(diào)整范圍，可以進(jìn)行單挑信號(hào)通道延遲的自動(dòng)調(diào)整，也可以進(jìn)行兩條信號(hào)通道同時(shí)進(jìn)行延遲的自動(dòng)調(diào)整。在本法中，將調(diào)整范圍設(shè)定為[0,40]，并將自動(dòng)調(diào)整電路實(shí)現(xiàn)在上路信號(hào)通道上。采用本發(fā)明的基于fpga的仲裁型puf布線延遲快速校準(zhǔn)方法，實(shí)現(xiàn)自動(dòng)調(diào)整上路延遲的基本步驟如下：步驟1：測(cè)定調(diào)整級(jí)的兩邊界值puf響應(yīng)值中0、1分布的隨機(jī)性，確定要尋找的調(diào)整級(jí)的存在性。步驟2：通過初始化二分法計(jì)算模塊中的調(diào)整區(qū)間和調(diào)整級(jí)，得到第一個(gè)調(diào)整級(jí)配置位給puf電路。同時(shí)將與激勵(lì)存儲(chǔ)模塊相連的開始信號(hào)(read)置為有效，與計(jì)數(shù)器相連的調(diào)整完成信號(hào)(tune_finish)置為有效。步驟3：激勵(lì)存儲(chǔ)模塊在開始信號(hào)(read)有效后，輸出已存儲(chǔ)的全部隨機(jī)激勵(lì)給puf，并在激勵(lì)輸出完成后將與計(jì)數(shù)器相連的完成信號(hào)(challenge_flag)置成有效。步驟4：計(jì)數(shù)器在檢測(cè)到調(diào)整完成信號(hào)(tune_finish)有效后，對(duì)內(nèi)部的計(jì)算器進(jìn)行清零操作，并開始對(duì)puf的響應(yīng)值進(jìn)行累加計(jì)數(shù)。當(dāng)來自激勵(lì)模塊的完成信號(hào)(challenge_flag)有效后，計(jì)數(shù)器停止計(jì)數(shù)，并將計(jì)數(shù)完成信號(hào)(cnt_finish)置為有效，輸出當(dāng)前的計(jì)數(shù)結(jié)果(counter)給比較器。步驟5：首先在比較器中初始化閾值范圍ref。當(dāng)比較器檢測(cè)到計(jì)數(shù)完成信號(hào)(cnt_finish)有效時(shí)，將輸入的計(jì)數(shù)值counter與給定的閾值范圍rdf進(jìn)行比較，判定兩者的大小關(guān)系，并輸出調(diào)整狀態(tài)信號(hào)(tune_state)給二分法計(jì)算模塊。步驟6：在二分法計(jì)算模塊，根據(jù)tune_state的值，將基于當(dāng)前的調(diào)整級(jí)計(jì)算出新的調(diào)整級(jí)，并輸出對(duì)應(yīng)調(diào)整級(jí)的調(diào)整級(jí)配置位應(yīng)用給puf的調(diào)整部分。步驟7：在新的調(diào)整級(jí)下將自動(dòng)重復(fù)前面的步驟，直至puf的響應(yīng)值中1的數(shù)量在閾值范圍內(nèi)，完成電路調(diào)整級(jí)的自動(dòng)調(diào)整。當(dāng)前第1頁12當(dāng)前第1頁12