技術編號：11432383
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術詳細信息。本發(fā)明涉及硬件安全以及FPGA的應用領域，通過給PUF電路中輸入合適的調整級補償基于FPGA的仲裁型PUF的兩條信號通道的布線不對稱延遲，使得仲裁器PUF具有更好的隨機性和不可預測性，進而提高PUF的安全性。此外，還可以為基于FPGA的仲裁器PUF在投入使用前的調整大大調高效率。背景技術隨著信息安全越來越受到重視，傳統(tǒng)的將機密信息存儲于非易失性存儲器中的方法，也面臨著諸多考驗，將機密信息存儲于例如熔斷器或者EEPROM這類非易失性存儲器中，在大多數(shù)情況下，為了提高安全性，需要額外的保護電路設置在...
注意：該技術已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權人授權前，僅供技術研究參考不得用于商業(yè)用途。
該專利適合技術人員進行技術研發(fā)參考以及查看自身技術是否侵權，增加技術思路，做技術知識儲備，不適合論文引用。
請注意，此類技術沒有源代碼，用于學習研究技術思路。