本發(fā)明涉及一種芯片，具體是一種基于flash器件的id芯片。

背景技術(shù)：

id芯片具有很廣泛的應用，市面上已有的加密芯片，比如電子銀行的id加密芯片，它內(nèi)部加密算法結(jié)構(gòu)較為復雜，芯片具有很強的保密性能。除此復雜的加密芯片需求之外，市場上還有很多相對低端的應用需求如，某些消費類電子產(chǎn)品的id識別，它們的要求主要是成本低，結(jié)構(gòu)簡單，易集成到微控制器的soc中。本發(fā)明基于低成本的flash器件，flash器件本身常被使用在微控制器soc芯片當中，因此本方案較易于集成至微控制器的soc當中。本發(fā)明還具有結(jié)構(gòu)簡潔的優(yōu)點，實現(xiàn)芯片功能所需的芯片面積較小，因而具有較低的成本，符合很多低成本的消費類應用中的需求。本發(fā)明還具有低功耗的優(yōu)點。綜上所述，本發(fā)明很好地符合能夠滿足市場上某些消費類電子產(chǎn)品的id識別芯片的需求，具有較強的實用性。

技術(shù)實現(xiàn)要素：

本發(fā)明的目的在于提供一種基于flash器件的id芯片，以解決上述背景技術(shù)中提出的問題。

為實現(xiàn)上述目的，本發(fā)明提供如下技術(shù)方案：

一種基于flash器件的id芯片，id芯片接收外部的通信碼，通過在id芯片內(nèi)部進行解碼并且校對，當校對成功時，將相應要回復的數(shù)據(jù)通過id芯片的io管理模塊輸出至id芯片外部，從而完成與id芯片外部的加密id過程。

作為本發(fā)明再進一步的方案：包括flash存儲器、配置信息管理模塊config、io管理模塊io_ctrl、id控制模塊id_ctrl、串行發(fā)送模塊stx和串行接收模塊srx，io管理模塊io_ctrl將從芯片外部接收到的串行通信數(shù)據(jù)rx_di輸入到串行接收模塊srx中，串行接收模塊srx將通過對串行通信數(shù)據(jù)rx_di進行解碼，得到解碼后的比特流rx_bit，將其輸送至id控制模塊id_ctrl中的串行接收緩存器rx_buf中，并按順序進行存儲，同時對解碼后的比特流rx_bit輸送至接收id控制模塊id_ctrl中的校驗模塊rx_vrf進行校驗，當串行接收模塊srx接收到1個完整的字節(jié)時，通過id控制模塊id_ctrl中的觸發(fā)串行接收計數(shù)器rx_cnt進行累加計數(shù)，當串行接收模塊srx從串行通信數(shù)據(jù)rx_di解碼得到通信結(jié)束位時，串行接收模塊停止工作，同時，接收校驗模塊rx_vrf完成校驗過程，將校驗結(jié)果信號vrf_result通知id控制模塊id_ctrl，當校驗結(jié)果信號vrf_result為低電平無效狀態(tài)時，id控制模塊id_ctrl不啟動串行發(fā)送模塊stx，轉(zhuǎn)而通知串行接收模塊srx準備進行下一次接收；當校驗結(jié)果信號vrf_result為高電平有效狀態(tài)時，id控制模塊id_ctrl將進行進一步的校對工作，當id控制模塊id_ctrl對接收通信碼進行校對成功后，將請求flash讀回相應于所述通信碼的回復內(nèi)容，同時將從flash讀回的數(shù)據(jù)輸送至串行發(fā)送模塊stx，并啟動發(fā)送流程。

與現(xiàn)有技術(shù)相比，本發(fā)明的有益效果是：本發(fā)明基于低成本的flash器件，用戶在使用時，可以根據(jù)需要將認證碼燒寫至芯片內(nèi)的flash器件中，當需要更新芯片的認證碼時，亦可將芯片中的flash進行重新燒寫。

附圖說明

圖1為基于flash器件的id芯片的結(jié)構(gòu)示意圖。

圖2為基于flash器件的id芯片中id控制模塊id_ctrl的工作原理。

具體實施方式

下面將結(jié)合本發(fā)明實施例中的附圖，對本發(fā)明實施例中的技術(shù)方案進行清楚、完整地描述，顯然，所描述的實施例僅僅是本發(fā)明一部分實施例，而不是全部的實施例?；诒景l(fā)明中的實施例，本領(lǐng)域普通技術(shù)人員在沒有做出創(chuàng)造性勞動前提下所獲得的所有其他實施例，都屬于本發(fā)明保護的范圍。

請參閱圖1～2，本發(fā)明實施例中，一種基于flash器件的id芯片，id芯片接收外部的通信碼，通過在id芯片內(nèi)部進行解碼并且校對，當校對成功時，將相應要回復的數(shù)據(jù)通過id芯片的io管理模塊輸出至id芯片外部，從而完成與id芯片外部的加密id過程。

基于flash器件的id芯片包括flash存儲器、配置信息管理模塊config、io管理模塊io_ctrl、id控制模塊id_ctrl、串行發(fā)送模塊stx和串行接收模塊srx，io管理模塊io_ctrl將從芯片外部接收到的串行通信數(shù)據(jù)rx_di輸入到串行接收模塊srx中，串行接收模塊srx將通過對串行通信數(shù)據(jù)rx_di進行解碼，得到解碼后的比特流rx_bit，將其輸送至id控制模塊id_ctrl中的串行接收緩存器rx_buf中，并按順序進行存儲，同時對解碼后的比特流rx_bit輸送至接收id控制模塊id_ctrl中的校驗模塊rx_vrf進行校驗，當串行接收模塊srx接收到1個完整的字節(jié)時，通過id控制模塊id_ctrl中的觸發(fā)串行接收計數(shù)器rx_cnt進行累加計數(shù)，當串行接收模塊srx從串行通信數(shù)據(jù)rx_di解碼得到通信結(jié)束位時，串行接收模塊停止工作，同時，接收校驗模塊rx_vrf完成校驗過程，將校驗結(jié)果信號vrf_result通知id控制模塊id_ctrl，當校驗結(jié)果信號vrf_result為低電平無效狀態(tài)時，id控制模塊id_ctrl不啟動串行發(fā)送模塊stx，轉(zhuǎn)而通知串行接收模塊srx準備進行下一次接收；當校驗結(jié)果信號vrf_result為高電平有效狀態(tài)時，id控制模塊id_ctrl將進行進一步的校對工作，當id控制模塊id_ctrl對接收通信碼進行校對成功后，將請求flash讀回相應于所述通信碼的回復內(nèi)容，同時將從flash讀回的數(shù)據(jù)輸送至串行發(fā)送模塊stx，并啟動發(fā)送流程。

id控制模塊id_ctrl的工作原理如圖2所示。接收通信碼的首個字節(jié)用來標識通信碼的類型編碼，我們將之稱為接收通信碼的標識符。在id控制模塊id_ctrl中的接收解碼模塊rx_dec中，將從串行接收緩存器rx_buf中取出接收通信碼的首個字節(jié)與芯片的各項配置信息cfg中各id碼一一進行校對，如果通信碼的首個字節(jié)與某一id碼相等，即進一步與各項配置信息cfg中各id碼對應的長度與收計數(shù)器rx_cnt的計數(shù)值進行校對，如果兩者相等，id控制模塊id_ctrl將通過從選擇相應的首地址addr_base，并從首地址開始，請求從flash中讀回相應于此id要回復的內(nèi)容。當id控制模塊id_ctrl從flash中每讀回1個字節(jié)時，將觸發(fā)累加計數(shù)器req_cnt進行累加計數(shù)。累加計數(shù)器的值與首地址addr_base進行加法運算后，得到下一個讀flash相應的地址值，直至相應的數(shù)據(jù)被完整讀出為止。從flash中讀回的數(shù)據(jù)將通過發(fā)送緩存器tx_rx_buf進行緩存，并且輸送至串行發(fā)送模塊stx，同時并啟動發(fā)送流程。

對于本領(lǐng)域技術(shù)人員而言，顯然本發(fā)明不限于上述示范性實施例的細節(jié)，而且在不背離本發(fā)明的精神或基本特征的情況下，能夠以其他的具體形式實現(xiàn)本發(fā)明。因此，無論從哪一點來看，均應將實施例看作是示范性的，而且是非限制性的，本發(fā)明的范圍由所附權(quán)利要求而不是上述說明限定，因此旨在將落在權(quán)利要求的等同要件的含義和范圍內(nèi)的所有變化囊括在本發(fā)明內(nèi)。不應將權(quán)利要求中的任何附圖標記視為限制所涉及的權(quán)利要求。

此外，應當理解，雖然本說明書按照實施方式加以描述，但并非每個實施方式僅包含一個獨立的技術(shù)方案，說明書的這種敘述方式僅僅是為清楚起見，本領(lǐng)域技術(shù)人員應當將說明書作為一個整體，各實施例中的技術(shù)方案也可以經(jīng)適當組合，形成本領(lǐng)域技術(shù)人員可以理解的其他實施方式。