本揭示內(nèi)容是有關(guān)于一種時(shí)脈樹架構(gòu)，集成電路及方法。

背景技術(shù)：

電遷移是在導(dǎo)電材料內(nèi)傳輸多個(gè)原子，是經(jīng)由通過導(dǎo)電材料的多個(gè)電子(即電流)和導(dǎo)電材料中的那些原子間傳遞動(dòng)量的碰撞引起。現(xiàn)今集成電路晶片經(jīng)常在多個(gè)金屬互連層中發(fā)生電遷移。舉例來(lái)說，由于電子將電流傳到半導(dǎo)體裝置，這些電子會(huì)撞到在多個(gè)金屬互連層內(nèi)的多個(gè)金屬原子。這些碰撞會(huì)導(dǎo)致在金屬互連層中的原子移動(dòng)(即經(jīng)歷電遷移)，造成金屬互連層中有空隙而導(dǎo)致集成電路故障。

技術(shù)實(shí)現(xiàn)要素：

本揭示內(nèi)容的一實(shí)施方式關(guān)于一種設(shè)置在半導(dǎo)體基板上的時(shí)脈樹架構(gòu)。時(shí)脈樹架構(gòu)包含具有第一線寬的第一時(shí)脈線且被設(shè)置在第一高度處，而上述第一高度是從該半導(dǎo)體基板的上表面測(cè)量得到的。時(shí)脈樹架構(gòu)還包含具有和第一線寬不同的第二線寬的第二時(shí)脈線。第二時(shí)脈線被設(shè)置在第二高度處，而上述第二高度是從半導(dǎo)體基板的上表面測(cè)量得到的，且第二高度與第一高度相同。

本揭示內(nèi)容的另一實(shí)施方式是關(guān)于一種集成電路(ic)。上述ic包含設(shè)置在半導(dǎo)體基板內(nèi)或上方的第一電路元件和第二電路元件。第一電路元件具有第一輸入端和第一輸出端，且第一輸出端具有第一輸出電流位準(zhǔn)。第一金屬線耦接至第一輸出端，且第一金屬線具有與第一輸出電流位準(zhǔn)成比例的第一線寬。第二電路元件具有第二輸入端和第二輸出端，且第二輸出端具有和第一輸出電流位準(zhǔn)不同的第二輸出電流位準(zhǔn)。第二金屬線耦接至第二輸出端。第二金屬線根據(jù)線寬和輸出電流比具有與第二輸出電流位準(zhǔn)成比例的第二線寬。

本揭示內(nèi)容的另一實(shí)施方式是關(guān)于一種方法。在此方法中，執(zhí)行初始布線以根據(jù)初始電路配置耦接至多個(gè)單元。識(shí)別初始電路配置中多個(gè)預(yù)設(shè)規(guī)則線和多個(gè)非預(yù)設(shè)規(guī)則線。判定初始電路配置中的第一單元內(nèi)的那些預(yù)設(shè)規(guī)則線的第一電遷移位準(zhǔn)，且基于第一電遷移位準(zhǔn)是否超出第一電遷移臨界值，選擇性地增加那些預(yù)設(shè)規(guī)則線的線寬，從而提供第一修正后的電路配置。判定第一修正后的電路配置中的那些非預(yù)設(shè)規(guī)則線的第二電遷移位準(zhǔn)，且基于第二電遷移位準(zhǔn)是否超出第二電遷移臨界值，選擇性地增加那些非預(yù)設(shè)規(guī)則線的線寬，從而提供第二修正后的電路配置。選擇性地縮減第一非預(yù)設(shè)規(guī)則線的線寬，第一非預(yù)設(shè)規(guī)則線在第二修正后的電路設(shè)置中介于第一單元和至少一個(gè)其他單元之間的。

本揭示內(nèi)容旨在提供本揭示內(nèi)容的簡(jiǎn)化摘要，以使閱讀者對(duì)本揭示內(nèi)容具備基本的理解。此發(fā)明內(nèi)容并非本揭示內(nèi)容的完整概述，且其用意并非在指出本揭示內(nèi)容實(shí)施例的重要(或關(guān)鍵)元件或界定本揭示內(nèi)容的范圍。

附圖說明

圖1是依照本揭示內(nèi)容的一些實(shí)施例繪示一種時(shí)脈樹，其提供一時(shí)脈信號(hào)給多個(gè)同步電路元件的方塊示意圖；

圖2是繪示與圖1一致的一些實(shí)施例的第一，第二和第三時(shí)脈緩沖器元件的示例橫截面視圖；

圖3是繪示與圖1一致的一些實(shí)施例的第一，第二和第三時(shí)脈緩沖器元件的上金屬層的示例頂部布局視圖；

圖4是依照本揭示內(nèi)容的一些實(shí)施例繪示兩個(gè)反向器的示意圖，其為電路元件或時(shí)脈緩沖器元件的一個(gè)示例；

圖5是依照本揭示內(nèi)容的一些實(shí)施例繪示一種電路設(shè)計(jì)合成的方法；

圖6a-圖6c至圖9a-圖9c是依照本揭示內(nèi)容的一些實(shí)施例繪示電路設(shè)計(jì)和成的各種階段的一系列圖；以及

圖10是依照本揭示內(nèi)容的一些實(shí)施例繪示用于設(shè)置金屬線線寬的處理器系統(tǒng)的一方塊圖。

具體實(shí)施方式

下文是舉實(shí)施例配合所附附圖作詳細(xì)說明，但所提供的實(shí)施例并非用以限制本揭示內(nèi)容所涵蓋的范圍，而結(jié)構(gòu)運(yùn)作的描述非用以限制其執(zhí)行的順序，任何由元件重新組合的結(jié)構(gòu)，所產(chǎn)生具有均等功效的裝置，皆為本揭示內(nèi)容所涵蓋的范圍。此外，附圖僅以說明為目的，并未依照原尺寸作圖。為使便于理解，下述說明中相同元件將以相同的符號(hào)標(biāo)示來(lái)說明。關(guān)于本文中所使用的“第一”、“第二”、…等，并非特別指稱次序或順位的意思，亦非用以限定本揭示內(nèi)容，其僅僅是為了區(qū)別以相同技術(shù)用語(yǔ)描述的元件或操作而已。

此外，空間相關(guān)用語(yǔ)，如“下”、“底”、“低”、“上”或類似用語(yǔ)，可用于此以易于描述附圖說明的一(或多個(gè))元件或構(gòu)造特征對(duì)于另一(或多個(gè))元件或構(gòu)造特征的關(guān)系。空間相關(guān)用語(yǔ)包含除了附圖描述方向以外的元件內(nèi)使用或運(yùn)作中的不同方向。裝置可能以不同方式定向(旋轉(zhuǎn)90度或其他方向)，而且此處使用的空間相關(guān)描述語(yǔ)可以相應(yīng)類似方式解釋。

集成電路布局是由幾何形狀表示集成電路(ic)，其圖案對(duì)應(yīng)于不同的ic層。舉例來(lái)說，不同的幾何形狀的圖案可以對(duì)應(yīng)到電介質(zhì)層、金屬層、或半導(dǎo)體層，例如n型區(qū)域和p型區(qū)域等，且共同建立集成電路的功能性元件。幾何形狀是根據(jù)電路設(shè)計(jì)規(guī)范來(lái)塑造，例如spice(以集成電路為重點(diǎn)的模擬程序)的網(wǎng)表，其包含多個(gè)功能性元件，例如邏輯門或晶體管。電路設(shè)計(jì)規(guī)范描述功能性元件如何操作性地耦接，以建立符合電路設(shè)計(jì)規(guī)范的電路設(shè)計(jì)。

為了幫助確保上述電路設(shè)計(jì)，當(dāng)實(shí)際制造時(shí)，上述電路設(shè)計(jì)必須在實(shí)體驗(yàn)證程序中通過一系列的檢查，以符合電路設(shè)計(jì)規(guī)范。實(shí)體驗(yàn)證的其中一部分是設(shè)計(jì)規(guī)則檢查(drc)，其判定此集成電路布局是否滿足一組建議參數(shù)。一組設(shè)計(jì)規(guī)則詳述特定的幾何圖形和連線限制給各種ic層，以確保足夠的范圍以解決半導(dǎo)體制程的變異性，以便確保大多數(shù)的ic制程能正常的運(yùn)行。一些drc的設(shè)計(jì)規(guī)則的例子包含：最小的活躍區(qū)區(qū)間(active-to-activespacing)、最小的井區(qū)間(well-to-wellspacing)，晶體管的最小通道長(zhǎng)度、互連線的最小的金屬寬度、和最小的金屬區(qū)間(metal-to-metalspacing)。

drc中很多規(guī)則都是“預(yù)設(shè)”規(guī)則，這些規(guī)則是基于制造設(shè)備提供的參數(shù)，且一般可以應(yīng)用到一給定層的所有圖形。drc規(guī)則可以按照比例系數(shù)“λ”來(lái)分類；或可以按照真實(shí)維度來(lái)分類。舉例來(lái)說，制造設(shè)備可以提供第三金屬線寬和比例系數(shù)λ＝0.2μm的空間的預(yù)設(shè)規(guī)則給用戶，其中每一個(gè)第三金屬線具有最小寬度5λ(或1μm)且相鄰的金屬線的側(cè)壁間距為最小間距3λ(或0.6μm)。若第三金屬線比最小間距還窄或相鄰的金屬線間距比最小間距小時(shí)，制造設(shè)備將有很大的可能性會(huì)不正確地制程該部分，或是，該部分經(jīng)制造后有很大的可能會(huì)產(chǎn)生可靠性地問題。因此，在這種情況下標(biāo)記drc錯(cuò)誤，而第三金屬線的寬度會(huì)增加，或相鄰金屬線的間距會(huì)增加以緩解設(shè)計(jì)在意的問題。

然而在一些情況下，設(shè)計(jì)者可能希望針對(duì)給定層的一些(不是全部)幾何形狀，涉及敏感的網(wǎng)或線的特別的情況想要“放寬”或“收緊”這些預(yù)設(shè)規(guī)則。舉例來(lái)說，因?yàn)樵跁r(shí)脈線上傳輸?shù)臅r(shí)脈信號(hào)對(duì)于時(shí)脈偏移太過敏感，設(shè)計(jì)者可能想要在其他金屬線(例如：位于第三金屬層m3)還能遵守預(yù)設(shè)規(guī)則而不是非預(yù)設(shè)規(guī)則時(shí)，在第三金屬層的時(shí)脈線上使用非預(yù)設(shè)規(guī)則(ndr)。在一些情況下，例如，時(shí)脈線的非預(yù)設(shè)規(guī)則可以對(duì)應(yīng)于用于時(shí)脈線上的到雙倍寬或三倍寬的金屬線，且多個(gè)時(shí)脈線的間距至少是兩倍寬，以幫助防止?jié)撛诘臅r(shí)間問題。原則上，非預(yù)設(shè)規(guī)則可以是設(shè)計(jì)者規(guī)定的任何規(guī)則只要他有遵守drc規(guī)則(例如，不能違反最小或最大金屬線寬。

本揭示內(nèi)容的論點(diǎn)可以理解為所有的非預(yù)設(shè)規(guī)則線都具有相同寬度(例如，每一個(gè)非預(yù)設(shè)規(guī)則線寬是“胖的”，諸如金屬線的兩倍寬或三倍寬)可能不是最佳的。本揭示內(nèi)容的論點(diǎn)亦可以理解為選擇性地讓一些時(shí)脈線使用較窄的非預(yù)設(shè)規(guī)則線和讓另一些時(shí)脈線使用較寬的非預(yù)設(shè)規(guī)則線，如此可以改善布線效率，這是因?yàn)樵诮o定的區(qū)域內(nèi)允許“塞入”更多的時(shí)脈線且可以最佳化布線和電容的問題。因此，因?yàn)椴煌穷A(yù)設(shè)規(guī)則線之間的電流負(fù)載，例如在時(shí)脈樹內(nèi)非預(yù)設(shè)規(guī)則線的位置的不同，非預(yù)設(shè)規(guī)則線的寬度可以被設(shè)為預(yù)期用來(lái)供給他們的電流的函數(shù)。舉例來(lái)說，若預(yù)期一個(gè)較高的輸出電流提供給第一非預(yù)設(shè)規(guī)則線，則可以將第一非預(yù)設(shè)規(guī)則線做得較寬，而若預(yù)期一個(gè)較低的輸出電流提供給第二非預(yù)設(shè)規(guī)則線，則可以將第二非預(yù)設(shè)規(guī)則線做得較窄。因?yàn)轭A(yù)期較高的輸出電流流經(jīng)第一非預(yù)設(shè)規(guī)則線，第一非預(yù)設(shè)規(guī)則線做得較寬可以幫助抵銷電遷移的問題，而第二非預(yù)設(shè)規(guī)則線做得較窄仍然可以提供足夠的電遷移，同時(shí)減少上述的線的布線區(qū)且將布線區(qū)空出來(lái)給別的線。

至于同步集成電路設(shè)計(jì)，電路的功能性元件的數(shù)據(jù)傳輸由一或多個(gè)時(shí)脈信號(hào)來(lái)同步，而這些時(shí)脈信號(hào)是由一個(gè)時(shí)脈樹所提供的。參考圖1的時(shí)脈樹100，其將時(shí)脈源102耦接至數(shù)個(gè)同步電路元件104。時(shí)脈源102可以表現(xiàn)為鎖相環(huán)(pll)、石英震蕩器或其他型的晶片上震蕩器或晶片外震蕩器；且每個(gè)同步電路元件104從時(shí)脈樹100接收到時(shí)脈信號(hào)。同步電路元件104以正反器104a～104f為例示，且其每個(gè)正反器皆有數(shù)據(jù)傳入端(di)、數(shù)據(jù)傳出端(do)和時(shí)脈端(clk)。為了便于理解和觀察，省略了di和do的連接，但是應(yīng)當(dāng)理解為，di和do可以耦接至同步或不同步電路以實(shí)現(xiàn)適合的電路功能。在一些實(shí)施例中，同步電路元件104可以是變性記憶體(諸如sram、dram等等)或不變性記憶體(諸如flash、mram、rram、pcram、fram等等)。

時(shí)脈樹100包含耦接至?xí)r脈源102的樹根線112和分支點(diǎn)(例如106a和106b)，時(shí)脈線會(huì)在分支點(diǎn)分為兩個(gè)以上的時(shí)脈線。舉例來(lái)說，第一時(shí)脈線114在分支點(diǎn)106a分成三個(gè)時(shí)脈線114a、114b和114c；且第二時(shí)脈線116在分支點(diǎn)106b分成兩個(gè)時(shí)脈線116a和116b。一些時(shí)脈線，諸如第三時(shí)脈線118，不能分裂或分支，但是可以從一個(gè)電路元件延長(zhǎng)另一個(gè)電路元件。圖1所示的時(shí)脈樹僅供例示而已，不同的時(shí)脈樹架構(gòu)皆在本揭示內(nèi)容的保護(hù)范圍內(nèi)。本揭示內(nèi)容包含但沒有限制于：h樹設(shè)置、零時(shí)脈偏移設(shè)置、多個(gè)時(shí)脈源的時(shí)脈樹等等。

時(shí)脈緩沖器元件108設(shè)置在時(shí)脈樹100內(nèi)的不同時(shí)脈線上，例如，所標(biāo)記的第一時(shí)脈緩沖器元件108a、第二時(shí)脈緩沖器元件108c、第三時(shí)脈緩沖器元件108g將在下面詳細(xì)說明。第一時(shí)脈緩沖器元件108a具有第一輸入端(i1)和第一輸出端(o1)，第二時(shí)脈緩沖器元件108c具有第二輸入端(i2)和第二輸出端(o2)，第三時(shí)脈緩沖器元件108g具有第三輸入端(i3)和第三輸出端(o3)，其中時(shí)脈線可以操作性地耦接至?xí)r脈緩沖器元件108。其他的時(shí)脈線緩沖器元件亦具有輸入端(i)和輸出端(o)，但是為了清楚而省略了詳細(xì)的說明。

在一個(gè)時(shí)脈緩沖器元件和下一階的時(shí)脈緩沖器元件之間的分支數(shù)被稱為“扇出”。因此，第一時(shí)脈樹區(qū)域120傾向于從單一時(shí)脈線分裂出較多的分支(例如從第一時(shí)脈線114分裂出三個(gè)時(shí)脈線114a、114b和114c)，而第二時(shí)脈樹區(qū)域122傾向于從單一時(shí)脈線分裂出較少的分支(例如從第二時(shí)脈數(shù)區(qū)域122的每一時(shí)脈線分裂出兩個(gè)分支)；且第三時(shí)脈樹區(qū)域124具有有限的或沒有分支。因此，所示的第一時(shí)脈樹區(qū)域120具有比第二時(shí)脈樹區(qū)域122更多的扇出，且第二時(shí)脈樹區(qū)域122具有比第三時(shí)脈樹區(qū)域124更多的扇出。雖然因?yàn)闀r(shí)脈樹100的特性，將存在一些扇出,特別是大的扇出，若不省略，可能會(huì)導(dǎo)致時(shí)脈樹內(nèi)不同區(qū)域具有大的電容值，且在時(shí)脈樹100內(nèi)可能導(dǎo)致驅(qū)動(dòng)問題和/或時(shí)脈偏移問題。

為了限制扇出問題，時(shí)脈緩沖器元件108的大小會(huì)基于他們?cè)跁r(shí)脈樹中相應(yīng)的位置而傳送不同的相應(yīng)的輸出電流。因此，第一時(shí)脈緩沖器元件108a具有多個(gè)晶體管，他們的大小被設(shè)置為從第一輸出端o1傳送第一輸出電流io1。第一輸出電流io1的一部分經(jīng)由第一時(shí)脈線114傳送到第二時(shí)脈緩沖器元件108c的輸入端i2，而io1的其他部分傳送到時(shí)脈緩沖器元件108b和108d。

第二時(shí)脈緩沖器元件108c具有多個(gè)晶體管，其大小設(shè)置為從第二輸出端o2傳送第二輸出電流io2。第二輸出電流io2的一部分經(jīng)由第二時(shí)脈線116傳送到第三時(shí)脈緩沖器元件108g的輸入端i3，而io2的另一個(gè)部分流到時(shí)脈緩沖器108h，且第二輸出電流io2和第一輸出電流io1不同。圖1所示的實(shí)施例中，例如，第一輸出電流io1可以高于第二輸出電流io2，以幫助抵銷第一時(shí)脈樹區(qū)域120比第二時(shí)脈樹區(qū)域122具有較大的扇出的事實(shí)。上述方法可以幫助減少驅(qū)動(dòng)和/或時(shí)脈偏移問題。

第三時(shí)脈緩沖區(qū)元件108g具有多個(gè)晶體管，其大小設(shè)置為從第三輸出端o3傳送第三輸出電流io3。第三時(shí)脈線118將第三時(shí)脈緩沖區(qū)元件108g耦接至同步電路元件(例如正反器104c)。第三輸出電流io3可以不同于第一輸出電流io1和第二輸出電流io2。如圖1所示的實(shí)施例中，例如，第一輸出電流io1和第二輸出電流io2皆大于第三輸出電流io3，以幫助抵銷第一時(shí)脈樹區(qū)域120和第二時(shí)脈樹區(qū)域122具有比第三時(shí)脈樹區(qū)域124較大的扇出的事實(shí)。然而，以上所述可以被理解為圖1僅是一示例，在其他一些實(shí)施例中其他的輸出電流位準(zhǔn)和其他的扇出皆在本揭示內(nèi)容的保護(hù)范圍內(nèi)。

時(shí)脈線(例如114、116、118)具有基于預(yù)期被相應(yīng)的時(shí)脈線負(fù)載的輸出電流位準(zhǔn)而設(shè)置的線寬。因此，第一時(shí)脈線114具有與第一輸出電流io1成比例的第一線寬w1，且第二時(shí)脈線116具有與第二輸出電流io2成比例的第二線寬w2。第三時(shí)脈線118同樣的具有與第三輸出電流io3成比例的第三線寬w3。在時(shí)脈樹合成期間，可以一個(gè)緩沖器、一個(gè)緩沖器的計(jì)算和調(diào)整這些線的寬度，且因此每一個(gè)時(shí)脈緩沖器元件108在他的輸出端可以具有對(duì)應(yīng)到自己的輸出電流位準(zhǔn)的線寬，而電流位準(zhǔn)基于時(shí)脈樹100中的緩沖器位置而是唯一的。這在電遷移保證和布線區(qū)間最小化提供了很好的平衡，且可以根據(jù)有效的布線技術(shù)來(lái)達(dá)成，這種有效的布線技術(shù)可以使用標(biāo)準(zhǔn)緩沖器單元并且在需要很少或不需底層標(biāo)準(zhǔn)單元改變的情況下在上金屬層中執(zhí)行線寬的調(diào)整。

如圖2所示的一部分時(shí)脈樹100的橫截面包含第一時(shí)脈緩沖區(qū)元件108a、第二時(shí)脈緩沖器元件108c和第三時(shí)脈緩沖器元件108g，其設(shè)置在半導(dǎo)體基板200之內(nèi)和/或之上，上述基板諸如硅或絕緣體上的硅基板。半導(dǎo)體裝置202包含在時(shí)脈緩沖器元件內(nèi)且設(shè)置在基板200之內(nèi)和/或之上?；ミB結(jié)構(gòu)204設(shè)置在基板200之上且操作性地將上述半導(dǎo)體裝置耦接至另一個(gè)半導(dǎo)體裝置。

在圖2的實(shí)施例中，半導(dǎo)體裝置202例示為金氧半場(chǎng)效晶體管(mosfet)202a、202b和202c，雖然其他形式的裝置，諸如雙極性接面型晶體管(bjt)，鰭式場(chǎng)效晶體管(finfet)，二極管，場(chǎng)效晶體管(jfet)等等皆可使用。所示的mosfet包含源極區(qū)206和漏極區(qū)208，其具有第一導(dǎo)電型，而將源極區(qū)和漏極區(qū)分開的通道區(qū)210，其具有和第一導(dǎo)電型相反的第二導(dǎo)電型。由多晶硅或金屬，例如銅或鋁，制成的導(dǎo)電柵極電極212覆蓋通道區(qū)210，且通過柵極電介質(zhì)214與通道區(qū)210分開。

互連結(jié)構(gòu)204包含多個(gè)彼此堆迭的導(dǎo)電層和在相鄰導(dǎo)電層間垂直延伸的多個(gè)通道。舉例來(lái)說，所示的互連結(jié)構(gòu)204包含柵極層216、第一金屬層218、第二金屬層220和第三金屬層222，雖然任何數(shù)量的導(dǎo)電層都是可以理解的。每一導(dǎo)電層通常是由多晶硅或金屬，例如銅或鋁做成的。在每一導(dǎo)電層內(nèi)，導(dǎo)線在一個(gè)或多個(gè)方向上水平地延伸且用作電線。電介質(zhì)結(jié)構(gòu)224，諸如二氧化硅或低(low-k)介電材料，例如，提供各個(gè)導(dǎo)電層間的電機(jī)絕緣。通道226在相鄰導(dǎo)電層中垂直延伸以操作性地將金屬線耦接，且通道228垂直地延伸以歐姆地將金屬線耦接至半導(dǎo)體裝置202。在互連結(jié)構(gòu)204內(nèi)，一個(gè)或多個(gè)下金屬層，諸如圖2中的第一金屬層218和第二金屬層220，都具有第一厚度t1。一個(gè)或多個(gè)上金屬層，諸如第三金屬層222，具有比第一厚度t1厚的第二厚度t2。

在一些實(shí)施例中，第一時(shí)脈線114、第二時(shí)脈線116和第三時(shí)脈線118設(shè)置在上金屬層222中。第一時(shí)脈緩沖器108a具有第一輸出端，其經(jīng)由第一時(shí)脈線114耦接至第二時(shí)脈緩沖器108c的第二輸入端，且第二時(shí)脈緩沖器108c具有第二輸出端，其經(jīng)由第二時(shí)脈線116耦接至第三時(shí)脈緩沖器108g的第三輸入端。第一時(shí)脈線114、第二時(shí)脈線116和第三時(shí)脈線118如圖所示分別設(shè)置在第一高度h1、第二高度h2和第三高度h3，而上述的高度是從半導(dǎo)體基板200的上表面200s所測(cè)量的。在一些實(shí)施例中，第一、第二和第三高度(h1、h2和h3)是相同的，且/或第一、第二和第三時(shí)脈線114、116和118的最上表面是和其他時(shí)脈線共平面的。在一些實(shí)施例中，第一、第二和第三時(shí)脈線114、116和118中至少有一時(shí)脈線的表面是和另一個(gè)時(shí)脈線的表面共平面的。

如圖3所示，其所示的上金屬層222的布局平面圖是圖2的剖切線，第一時(shí)脈線114具有第一線寬w1，第二時(shí)脈線116具有第二線寬w2，且第三時(shí)脈線118具有第三線寬w3。在一些實(shí)施例中，第二線寬w2是第三線寬w3的第一整數(shù)倍，且第一線寬w1是第三線寬w3的第二整數(shù)倍，且在示例中第二整數(shù)倍大于第一整數(shù)倍。在一些實(shí)施例中，第二線寬w2的范圍從第三線寬w3的1.1倍到第三線寬w3的大約3倍；且第一線寬w1的范圍從第二線寬w2的1.1倍到第二線寬w2的大約3倍。第一、第二和第三線寬(w1、w2、w3)和預(yù)期由第一、第二和第三時(shí)脈線(114、116、118)分別負(fù)載的第一、第二和第三輸出電流(io1、io2、io3)成比例。因此，第一線寬w1和第一電流io1成比例；第二線寬w2和第二電流io2成比例；第三線寬w3和第三電流io3成比例。因?yàn)榈谝弧⒌诙偷谌敵鲭娏?io1、io2、io3)預(yù)期是不同的，且由于這個(gè)例子中扇出的不同，第一、第二和第三線寬(w1、w2、w3)不同。在所示例子中，第一輸出電流io1預(yù)期大于第二輸出電流io2，且第一線寬w1預(yù)期大于第二線寬w2；第二輸出電流io2預(yù)期大于第三輸出電流io3，且第二線寬w2預(yù)期大于第三線寬w3。由于輸出電流的不同，這些不同的線寬可以幫助減少電遷移的問題，亦允許達(dá)到更密集的布線。

在一些實(shí)施例中，線寬和相應(yīng)的預(yù)期經(jīng)歷的輸出電流位準(zhǔn)成比例，意思就是當(dāng)預(yù)期被給定的時(shí)脈線負(fù)載的輸出電流增加時(shí)，線寬亦可以相應(yīng)的成線性或其他方式增加。反過來(lái)說，若預(yù)期的時(shí)脈線負(fù)載的輸出電流減少時(shí)，線寬亦可以相應(yīng)的成線性或其他方式減少。

在一些實(shí)施例中，當(dāng)上金屬層222中的線包含預(yù)設(shè)規(guī)則線(諸如非時(shí)脈金屬線)和非預(yù)設(shè)規(guī)則線(諸如時(shí)脈線)的混和時(shí)，下金屬層218、220是ic布局中的預(yù)設(shè)規(guī)則層。在上金屬層222中的預(yù)設(shè)規(guī)則線(例如非時(shí)脈金屬線)可以具有和在上金屬層222中的非預(yù)設(shè)規(guī)則線(例如時(shí)脈線)相同的厚度t2，且在一些實(shí)施例中的上金屬層222中的預(yù)設(shè)規(guī)則線可以具有和他們負(fù)載的輸出電流位準(zhǔn)無(wú)關(guān)的金屬線寬度。因此，取決于如何去設(shè)計(jì)合成，上金屬層222(例如第三金屬層m3)可以包含“預(yù)設(shè)規(guī)則”m3金屬線(例如每個(gè)線的線寬為w4，其與其他預(yù)設(shè)規(guī)則m3金屬線的線寬相同，且和這些線的輸出電流無(wú)關(guān))，就如同非預(yù)設(shè)規(guī)則m3金屬線根據(jù)其預(yù)期負(fù)載的電流位準(zhǔn)而具有不同的線寬(例如圖3中的w1、w2和w3)。在其他一些實(shí)施例中，這些預(yù)設(shè)規(guī)則非時(shí)脈金屬線亦可以具有根據(jù)其負(fù)載的輸出驅(qū)動(dòng)電流而得的金屬線寬，而時(shí)脈線亦同。

雖然在圖1到圖3已描述例示過時(shí)脈樹100，應(yīng)用本揭示內(nèi)容的時(shí)脈樹架構(gòu)雖然有明確的優(yōu)點(diǎn)，但所提供的實(shí)施例并非用以限制本揭示內(nèi)容所涵蓋的范圍。因此，圖4示出了可應(yīng)用在時(shí)脈樹架構(gòu)，亦可應(yīng)用在其他同步電路或非同步電路上的集成電路400的一些實(shí)施例。集成電路400包含第一電路元件402、第二電路元件404和第三電路元件406。第一金屬線408將第一電路元件402的輸出端(out1)耦接至第二電路元件404的輸入端(in2)。第二金屬線410將第二電路元件404的輸出端(out2)耦接至第三電路元件406的輸入端(in3)，且第三金屬線412耦接至第三電路元件406的輸出端(out3)。

第一、第二和第三金屬線(408、410、412)分別根據(jù)其所負(fù)載的第一、第二和第三輸出電流(io1、io2、io3)而分別具有第一、第二和第三線寬(w1、w2、w3)。因此，第一金屬線408具有第一線寬w1，w1根據(jù)線寬和輸出電流比(w/io)和第一輸出電流io1成比例。第二金屬線410具有不同于第一線寬w1的第二線寬w2，w2根據(jù)線寬和輸出電流比(w/io)和第二輸出電流io2成比例。第三金屬線412具有不同于第一線寬w1和第二線寬w2的第三線寬w3，w3根據(jù)線寬和輸出電流比(w/io)和第三輸出電流io3成比例。

為了說明的目的且易于理解，第一電路元件402描述成第一反相器且第二電路元件404描述成第二反相器，但本揭示內(nèi)容的上述電路元件不限于使用反相器。第一反相器是由第一n型金氧半晶體管414和第一p型金氧半晶體管416所組成，其柵極電極收到第一輸入端(in1)的信號(hào)且其源極/漏極區(qū)域傳送第一輸出端的(out1)信號(hào)。例示而言，第一n型金氧半晶體管414被示為具有3/1的寬長(zhǎng)比(wn1/ln1)，而第一p型金氧半晶體管416被示為具有9/1的寬長(zhǎng)比(wp1/lp1)，雖然w/l比會(huì)根據(jù)不同的實(shí)現(xiàn)而有大幅度的改變。

第二電路元件404是由第二n型金氧半晶體管418和第二p型金氧半晶體管420所組成的第二反相器，其柵極電極收到第二輸入端(in2)的信號(hào)且其源極/漏極區(qū)域傳送第二輸出端(out2)的信號(hào)。例示而言，第二n型金氧半晶體管418被示為具有2/1的寬長(zhǎng)比(wn2/ln2)，而第二p型金氧半晶體管420被示為具有6/1的寬長(zhǎng)比(wp2/lp2)，雖然w/l比會(huì)根據(jù)不同的實(shí)現(xiàn)而有大幅度的改變。由于所示w/l比，第二輸出信號(hào)具有小于第一輸出電流io1的第二輸出電流io2。

第三電路元件406是由第三n型金氧半晶體管422和第三p型金氧半晶體管424所組成的第三反相器，其柵極電極收到第三輸入端(in3)的信號(hào)且其源極/漏極區(qū)域傳送第三輸出端(out3)的信號(hào)。例示而言，第三n型金氧半晶體管422被示為具有1/1的寬長(zhǎng)比(wn3/ln3)，而第三p型金氧半晶體管424被示為具有3/1的寬長(zhǎng)比(wp3/lp3)，雖然w/l比會(huì)根據(jù)不同的實(shí)現(xiàn)而有大幅度的改變。由于所示w/l比，第三輸出端的信號(hào)具有小于第二輸出電流io2的第三輸出電流io3。

在一些實(shí)施例中，第一電路元件402可以對(duì)應(yīng)于第一時(shí)脈緩沖器電路(例如，圖1中的第一時(shí)脈緩沖器元件108a)，而第二電路元件404可以對(duì)應(yīng)于第二時(shí)脈緩沖器電路(例如，圖1中的第二時(shí)脈緩沖器元件108g)。此外，第一、第二、第三輸出電流比io1/io2/io3可以分別對(duì)應(yīng)于時(shí)脈緩沖器元件的輸出的扇出比而設(shè)置。此外，第一、第二、第三線寬比亦可以對(duì)應(yīng)到輸出電流比和分別的時(shí)脈緩沖器元件的輸出端的扇出比。

圖5是依照本揭示內(nèi)容的一些實(shí)施例繪示流程圖500的方法。雖然本揭示內(nèi)容的方法在此所示和描述為一系列的動(dòng)作或事件，所示的動(dòng)作和事件的順序并不被限制。舉例來(lái)說，一些動(dòng)作可能會(huì)以不同的順序發(fā)生，和/或與本揭示內(nèi)容所示或所描述的動(dòng)作以外的其他動(dòng)作或事件同時(shí)發(fā)生。此外，并不需要所有示出的操作來(lái)實(shí)施本揭示內(nèi)容中描述的一個(gè)或多個(gè)方面的實(shí)施例，且可以用一個(gè)或多個(gè)單獨(dú)的操作和/或階段來(lái)實(shí)施本揭示內(nèi)容所描述的一個(gè)或多個(gè)操作。

在步驟502中，初始布線根據(jù)初始電路設(shè)置以執(zhí)行耦接多個(gè)單元。舉例來(lái)說，在一些實(shí)施例中，上述的多個(gè)單元可以被配置成使得他們的外緣接觸到相鄰單元的外緣，且使得上述的多個(gè)單元耦接以實(shí)現(xiàn)如電子設(shè)計(jì)規(guī)范所描述的電路設(shè)置，諸如spice網(wǎng)表。在一些實(shí)施例中，上述的電子電路設(shè)計(jì)規(guī)范對(duì)應(yīng)到時(shí)脈樹，且上述的多個(gè)單元分別對(duì)應(yīng)到多個(gè)時(shí)脈緩沖器元件，而這種初始布線可以被稱為時(shí)脈樹合成(cts)。

在步驟504中，此方法識(shí)別在初始電路設(shè)置內(nèi)的多個(gè)預(yù)設(shè)規(guī)則線和多個(gè)非預(yù)設(shè)規(guī)則線。在一些實(shí)施例中，上述多個(gè)預(yù)設(shè)規(guī)則線對(duì)應(yīng)到一個(gè)或多個(gè)下金屬層，諸如完全駐留在單一單元內(nèi)的多晶硅線、第零金屬線、第一金屬線和第二金屬線；而上述多個(gè)非預(yù)設(shè)規(guī)則線對(duì)應(yīng)到一個(gè)或多個(gè)上金屬層，諸如第三金屬線，其在兩個(gè)或多個(gè)的單元之前延伸以將不同的單元互相耦接。此外，相對(duì)于預(yù)設(shè)規(guī)則線，非預(yù)設(shè)規(guī)則線是具有對(duì)時(shí)間和/或時(shí)脈偏移較高敏感度的線，意思是非預(yù)設(shè)規(guī)則線上的信號(hào)的上升和下降邊緣比預(yù)設(shè)規(guī)則線上的信號(hào)的上升和下降邊緣更接近最大可接受的占空比，且在一些情況下其可對(duì)應(yīng)到時(shí)脈線。非預(yù)設(shè)規(guī)則線可以根據(jù)設(shè)計(jì)者或軟體模組貼在非預(yù)設(shè)規(guī)則線上的一個(gè)標(biāo)志或標(biāo)記來(lái)識(shí)別。單元識(shí)別標(biāo)志(n)可以在步驟504中設(shè)為初始值，諸如n＝1。

在步驟506中，對(duì)于初始電路設(shè)置中的第n個(gè)單元的預(yù)設(shè)規(guī)則線判定第一電遷移位準(zhǔn)。接著，預(yù)設(shè)規(guī)則線的線寬會(huì)基于第一電遷移位準(zhǔn)是否超過第一電遷移臨界值，而選擇性地增加線寬，從而提供第一修正后電路設(shè)置。舉例來(lái)說，若預(yù)期以一寬度/長(zhǎng)度比驅(qū)動(dòng)第n個(gè)單元的預(yù)設(shè)規(guī)則線的晶體管，來(lái)驅(qū)動(dòng)大于預(yù)設(shè)規(guī)則線的電流附載電容的電流時(shí)，第n個(gè)單元的預(yù)設(shè)規(guī)則線的線寬可以增加，以減少第n個(gè)單元的電遷移位準(zhǔn)至電遷移臨界值之下，上述預(yù)設(shè)規(guī)則線可以是單元輸出內(nèi)的多晶硅層或一個(gè)或多個(gè)下金屬層。在一些實(shí)施例中，只有第n個(gè)單元的多晶硅層和/或下金屬層的線寬可以在該步驟中調(diào)整，且一個(gè)或多個(gè)非預(yù)設(shè)規(guī)則線的線寬不變(即不能調(diào)整)。

在步驟508中，第n個(gè)單元的第一最大電容值(c1)基于預(yù)設(shè)規(guī)則線而得到，上述預(yù)設(shè)規(guī)則線包含，例如第n個(gè)單元的多晶硅層和下金屬層。因此，在一些實(shí)施例中，第一最大電容值不考慮將第n個(gè)單元耦接至鄰近或相鄰單元的一個(gè)或多個(gè)非預(yù)設(shè)規(guī)則線和/或上金屬層，且/或不考慮在第n個(gè)單元外的其他單元的幾何形狀。

在步驟510中，判定第一修正后的電路設(shè)置中的非預(yù)設(shè)規(guī)則線的第二電遷移位準(zhǔn)。接著，非預(yù)設(shè)規(guī)則線的線寬會(huì)基于第二電遷移位準(zhǔn)是否超過第二電遷移臨界值，而選擇性地增加線寬，從而提供第二修正后電路設(shè)置。舉例來(lái)說，若第二電遷移位準(zhǔn)超過第二預(yù)定電遷移臨界值，上述方法的一些實(shí)施例可以選擇性地增加所有非預(yù)設(shè)規(guī)則線的線寬，以減少第二電遷移位準(zhǔn)至低于第二預(yù)定電遷移臨界值。

在步驟512中，對(duì)于第n個(gè)單元耦接至其他至少一個(gè)單元的非預(yù)設(shè)規(guī)則線的部分，計(jì)算第二最大電容(c2)。除了第n個(gè)單元內(nèi)的非預(yù)設(shè)規(guī)則線以及在第二修正后的電路設(shè)置中的其他單元，第二最大電容值亦可以被考慮在關(guān)于預(yù)設(shè)規(guī)則線的幾何形狀。

在步驟514中，此方法判定c1和c2是否遵守預(yù)定關(guān)系。在一些實(shí)施例中，此方法判定c2是否大于c1。

在步驟516中，此方法選擇性地改變第n個(gè)單元內(nèi)的一個(gè)或多個(gè)非預(yù)設(shè)規(guī)則線的幾何形狀，直到滿足預(yù)定關(guān)系。舉例來(lái)說，在一些實(shí)施例中，此方法選擇性地改變單元輸出處的非預(yù)設(shè)規(guī)則線的線寬，同時(shí)維持下金屬層的線寬不變，如此可以維持單元內(nèi)的標(biāo)準(zhǔn)布線且簡(jiǎn)化了數(shù)據(jù)處理。

舉例來(lái)說，若c1和c2不遵守預(yù)定關(guān)系(即在步驟514選擇“否”)，此方法直接進(jìn)行到步驟518，調(diào)整非預(yù)設(shè)規(guī)則線的幾何形狀至滿足預(yù)定關(guān)系(例如，至c2大于c1)，上述非預(yù)設(shè)規(guī)則線將第n個(gè)單元的輸出端耦接至鄰近的單元。舉例來(lái)說，若c2小于c1，則減少第n個(gè)單元的非預(yù)設(shè)規(guī)則金屬線的寬度，直到c2大于c1。

因此，在步驟520中，所示一個(gè)例子如下，第n個(gè)單元(n＝1)具有非預(yù)設(shè)規(guī)則線的第一改變線寬，使得滿足c1和c2的預(yù)定條件。非預(yù)設(shè)規(guī)則線的這個(gè)第一線寬可以基于第n個(gè)單元的電流輸出。

在第n＝1單元處理后，此方法在步驟522中將n增加，且此方法回到步驟506且對(duì)下一個(gè)單元重復(fù)執(zhí)行步驟506～514，在步驟514中判定下個(gè)單元的c1和c2是否遵守預(yù)定關(guān)系。

若下個(gè)單元的c1和c2遵守預(yù)定關(guān)系(即在步驟514選擇“是”)，非預(yù)設(shè)規(guī)則線的幾何圖形將下一個(gè)單元的輸出端耦接至在步驟524中沒有改變的鄰近單元。舉例來(lái)說，若在下一個(gè)單元c2大于c1，則下一個(gè)單元的非預(yù)設(shè)規(guī)則線的線寬維持不變。

因此，在步驟526中，所示一個(gè)例子如下，當(dāng)下一個(gè)單元(n＝2)具有第二非預(yù)設(shè)規(guī)則線寬，使得滿足c1和c2的預(yù)訂條件。第二非預(yù)設(shè)規(guī)則線的第二非預(yù)設(shè)規(guī)則線寬可以基于第n＝2單元的電流輸出。其他額外的單元以相同的方法進(jìn)行。

參考圖6a～圖6c至圖9a～圖9c，提供一系列的說明以說明圖5中執(zhí)行設(shè)計(jì)合成的方法的一些實(shí)施例。圖6a、圖7a、圖8a和圖9a示出了設(shè)計(jì)合成的各個(gè)階段的電路示意圖；且圖6b、圖7b、圖8b和圖9b示出了設(shè)計(jì)合成的各個(gè)階段的頂部布局視圖；且圖6c、圖7c、圖8c和圖9c示出了設(shè)計(jì)合成的各個(gè)階段的布局的橫截面視圖。雖然圖6a～圖6c至圖9a～圖9c是關(guān)于方法500所描繪的，但是可以理解為圖6a～圖6c至圖9a～圖9c并不受限于方法500，而且是可以獨(dú)立的。同樣的，雖然圖6a～圖6c至圖9a～圖9c是關(guān)于方法500所描繪的，但是可以理解為此方法并不受限于圖6a～圖6c至圖9a～圖9c，而且是可以獨(dú)立的。

在圖6a～圖6c中，以下同時(shí)描述且可對(duì)應(yīng)到圖5中步驟502的例子，其提供多個(gè)單元且根據(jù)初始電路設(shè)置操作性地和彼此耦接。在圖6a～圖6c的例子中，這些單元包含第一反相器602和第二反相器604。第一反相器602包含第一n型金氧半晶體管606和第一p型金氧半晶體管608，而第二反相器604包含第二n型金氧半晶體管610和第二p型金氧半晶體管312。第一n型金氧半晶體管606具有2/1的寬長(zhǎng)比(wn1/ln1)且第一p型金氧半晶體管608具有6/1的寬長(zhǎng)比(wp1/lp1)，使得第一輸出電流從第一反相器的輸出端(out1)被驅(qū)動(dòng)。第二n型金氧半晶體管610具有1/1的寬長(zhǎng)比(wn2/ln2)且第二p型金氧半晶體管612具有3/1的寬長(zhǎng)比(wp2/lp2)，使得小于第一輸出電流的第二輸出電流從第二反相器的輸出端(out2)被驅(qū)動(dòng)。第一輸出端(out1)具有線寬是第一線寬w1的第一金屬線611；且第二輸出端(out2)具有線寬是和第一線寬w1相同的第二線寬w2的第二金屬線615。

如圖6b～圖6c所示，反相器設(shè)置在基板614內(nèi)或之上，諸如單晶硅基板或soi基板。第一n型金氧半晶體管606包含第一和第二源極/漏極區(qū)域(616，618)，其為高摻雜濃度的第一導(dǎo)電型(例如n+)，并且可以被設(shè)置在低摻雜濃度的第二導(dǎo)電型(例如p-)井區(qū)域602中。第一p型金氧半晶體管608包含第三和第四源極/漏極區(qū)域(622，624)，其為高摻雜濃度的第二導(dǎo)電型(例如p+)，并且可以被設(shè)置在低摻雜濃度的第一導(dǎo)電型(例如n-)井區(qū)域626中。第二n型金氧半晶體管610包含第五和第六源極/漏極區(qū)域(628，630)，其為高摻雜濃度的第一導(dǎo)電型(例如n+)，并且可以被設(shè)置在低摻雜濃度的第二導(dǎo)電型(例如p-)井區(qū)域632中。第二p型金氧半晶體管612包含第七和第八源極/漏極區(qū)域(634，636)，其為高摻雜濃度的第二導(dǎo)電型(例如p+)，并且可以被設(shè)置在低摻雜濃度的第一導(dǎo)電型(例如n-)井區(qū)域638中。第一和第二柵極電極(640，642)可以由金屬或多晶硅制成，其可以作為第一和第二反相器的數(shù)據(jù)輸入端，且經(jīng)由第一金屬線644和第二金屬線646耦接至晶體管以實(shí)現(xiàn)反相器的功能。第三金屬線648包含第一金屬線611和第二金屬線615，且將多個(gè)反相器互相耦接。如圖6b所示，第一金屬線611很難被描繪在圖6c所示的橫截面。因此，雖然第一金屬線611不能真的在圖6c所描繪的橫截面看到，第一金屬線611還是以虛線的方式畫在圖6c中以指出第一反相器602的out1操作性地耦合至第二反相器604的in2，且第一金屬線611的高度和644層和646層相關(guān)連。在操作期間，柵極電極上的電壓選擇性地將高電壓(vdd)或低電壓(gnd)耦接至第一和第二反相器的輸出端，使得輸入和輸出代表的邏輯相反。舉例來(lái)說，若反相器的輸入端是高電壓時(shí)，反相器的輸出端會(huì)是低電壓，反之亦然。

現(xiàn)在同時(shí)描繪圖7a～圖7c，以說明第一修正后電路設(shè)置且可以根據(jù)圖5的步驟506來(lái)舉例。在圖7a～圖7c的例子中，預(yù)設(shè)規(guī)則線(諸如第二金屬線646a、646b，其將vdd耦接至p型金氧半導(dǎo)體晶體管608、612，和第二金屬線646c、646f，其將gnd耦接至在圖6a～圖6c中的n型金氧半導(dǎo)體晶體管606、610)具有超過第一電遷移臨界值的電遷移位準(zhǔn)。因此，在圖7a～圖7c的第一修正后電路設(shè)置中的這些預(yù)設(shè)規(guī)則線的線寬增加了圖6a～圖6c中的上述線寬。舉例來(lái)說，圖7b中的線646a’具有圖6b中646a兩倍的線寬，且圖7b中的線646’具有圖6b中646d兩倍的線寬，雖然也可以使用其他因素來(lái)改變線寬。在一些實(shí)施例中，在單元內(nèi)部電遷移認(rèn)證期間不調(diào)整上金屬層和/或非預(yù)設(shè)規(guī)則線。再說明一次，雖然圖7b中的第一金屬線611不能真的在圖7c所描繪的橫截面看到，圖7b中的第一金屬線611還是以虛線的方式畫在圖7c中以指出第一反相器602的out1操作性地耦合至第二反相器604的in2，且第一金屬線611的高度和644層和646層的高度相關(guān)連。

在圖8a～圖8c中，同時(shí)說明第二修正后電路設(shè)置且可以根據(jù)圖5的步驟510來(lái)舉例。在圖8a～圖8c的例子中，一個(gè)或多個(gè)非預(yù)設(shè)規(guī)則線(諸如圖6a～圖6c中的金屬線611、615)具有超過第二電遷移臨界值的電遷移位準(zhǔn)。因此，在圖8a～圖8c的第二修正后電路設(shè)置中的這些非預(yù)設(shè)規(guī)則線(例如圖8a～圖8c中的金屬線611’、615’)的線寬增加。在一些實(shí)施例中，圖8a～圖8c中的非預(yù)設(shè)規(guī)則線如金屬線611’、615’的線寬是圖6a～圖6c中第一修正后電路設(shè)置的非預(yù)設(shè)規(guī)則線如金屬線611、615的線寬的兩倍或三倍。舉例來(lái)說，在圖8a～圖8c中的實(shí)施例的線寬w1’、w2’是圖6a～圖6c中w1、w2的三倍，雖然也可以使用其他因素來(lái)改變線寬。在一些實(shí)施例中，在單元間的電遷移認(rèn)證期間不調(diào)整下金屬層和/或預(yù)設(shè)規(guī)則線。再說明一次，雖然圖8b中的非預(yù)設(shè)規(guī)則線如金屬線611’不能真的在圖8c所描繪的橫截面看到，圖8b中的非預(yù)設(shè)規(guī)則線如金屬線611’還是以虛線的方式畫在圖8c中以指出第一反相器602的out1操作性地耦合至第二反相器604的in2，且非預(yù)設(shè)規(guī)則線如金屬線611’的高度和644層和646層的高度相關(guān)連。

在圖9a～圖9c中，同時(shí)說明第二修正后電路設(shè)置且可以根據(jù)圖5的步驟516來(lái)舉例，改變用以將一單元輸出端耦接至另一單元的輸入端的非預(yù)設(shè)規(guī)則線的幾何圖形直到滿足c1和c2的預(yù)定關(guān)系。在圖9a～圖9c的例子中，第二非預(yù)設(shè)規(guī)則線615”的線寬被選擇性地縮減，是因?yàn)橹暗木€寬w2’大于在第二非預(yù)設(shè)規(guī)則線上預(yù)期的輸出電流下提供充足的電遷移保護(hù)所需的寬度。因此，第二非預(yù)設(shè)規(guī)則線615”的線寬從圖8b中的三倍線寬w2’減少到圖9b中的兩倍線寬w2”，從而給其他布線多一點(diǎn)空間且減少電容。另一方面，第一非預(yù)設(shè)規(guī)則線611’的線寬w1’在圖9b中維持不變，是因?yàn)轭A(yù)期在第一非預(yù)設(shè)規(guī)則線611’上具有足夠大的輸出電流以保證三倍線寬的線厚度w1’。在一些實(shí)施例中，在單元間的電遷移認(rèn)證期間不調(diào)整下金屬層和/或預(yù)設(shè)規(guī)則線。

參考圖10，其繪示基于單元互聯(lián)的電遷移特性調(diào)整線寬的處理系統(tǒng)的一些實(shí)施例的流程圖1000。因此，上述系統(tǒng)可以被表示為運(yùn)作自動(dòng)放置和布線(apr)工具的計(jì)算機(jī)系統(tǒng)、合成系統(tǒng)、時(shí)間認(rèn)證工具等等。上述系統(tǒng)可以在一個(gè)或多個(gè)通用計(jì)算機(jī)或處理器系統(tǒng)使用計(jì)算機(jī)程序編碼執(zhí)行上述方法(例如圖5中的方法)，諸如mentorgraphics公司、cadence設(shè)計(jì)系統(tǒng)公司、synopsis公司和其他公司的電子設(shè)計(jì)自動(dòng)化(eda)工具。

如圖10所示，處理器系統(tǒng)是一種通用計(jì)算機(jī)平臺(tái)，且可以用于實(shí)現(xiàn)本文所討論的過程。上述處理器系統(tǒng)包含處理單元1002，諸如桌上型電腦、工作站、筆記型電腦或?yàn)樘囟☉?yīng)用程序制定的專屬單元。此外，處理器系統(tǒng)可以配備顯示器1004和一個(gè)或多個(gè)輸入/輸出(i/o)裝置1006，諸如鼠標(biāo)、鍵盤或打印機(jī)。

處理單元1002包含中央處理器(cpu)1008、記憶體1010、大容量?jī)?chǔ)存裝置1012、顯示卡1014和連接到總線1018的i/o接口1016?？偩€1018可能是各種總線架構(gòu)中的一種或多種，包含記憶體總線、記憶體控制器、外圍總線或視頻總線。cpu1008包含任何一種電子數(shù)據(jù)處理器，且記憶體1010包含任何一種系統(tǒng)記憶體，諸如靜態(tài)隨機(jī)存取存儲(chǔ)器(sram)、動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(dram)或只讀記憶體(rom)。大容量?jī)?chǔ)存裝置1012包含任何一種儲(chǔ)存裝置，其用以儲(chǔ)存數(shù)據(jù)、程序和其他信息，且經(jīng)由總線1018使得數(shù)據(jù)、程序和其他信息更易得到。大容量?jī)?chǔ)存裝置1012包含，例如，一個(gè)或多個(gè)硬盤、磁盤機(jī)或光盤機(jī)。顯示卡1014和i/o接口1016提供接口以將外部裝置耦接至處理單元1002。外部裝置的例子包含耦接至顯示卡1014和i/o裝置1006的顯示器1004，諸如耦接至i/o接口1016的鼠標(biāo)、鍵盤或打印機(jī)。其他裝置耦接至處理單元1002，且使用額外的或較少的接口卡。舉例來(lái)說，一系列的接口卡(未繪示)可以用來(lái)提供一系列的接口給打印機(jī)。處理單元1002包含網(wǎng)絡(luò)接口1020，其可以是連到區(qū)域網(wǎng)絡(luò)(lan)或廣域網(wǎng)絡(luò)(wan)1022的有線鏈路或無(wú)線鏈路。

應(yīng)當(dāng)注意的是上述處理器系統(tǒng)可能包含其他的組件。舉例來(lái)說，處理器系統(tǒng)可能包含電源、電纜、主機(jī)板、可拆式儲(chǔ)存媒體、框架或類似的組件。這些組件雖然未繪示，但被認(rèn)為是處理器系統(tǒng)的一部分。此外，應(yīng)當(dāng)注意的是本文描述的方法可以在處理器系統(tǒng)上實(shí)現(xiàn)，諸如通過cpu1008的程序碼。

本揭示內(nèi)容的一實(shí)施方式是關(guān)于一種設(shè)置在半導(dǎo)體基板上的時(shí)脈樹架構(gòu)。時(shí)脈樹架構(gòu)包含具有第一線寬的第一時(shí)脈線且被設(shè)置在第一高度處，而上述第一高度是從該半導(dǎo)體基板的上表面測(cè)量得到的。時(shí)脈樹架構(gòu)還包含具有和第一線寬不同的第二線寬的第二時(shí)脈線。第二時(shí)脈線被設(shè)置在第二高度處，而上述第二高度是從半導(dǎo)體基板的上表面測(cè)量得到的，且第二高度與第一高度相同。

在一些實(shí)施例中，第一線寬與第一時(shí)脈線的第一電流位準(zhǔn)成比例，且第二線寬與第二時(shí)脈線的第二電流位準(zhǔn)成比例。

在一些實(shí)施例中，第二線寬是第一線寬的整數(shù)倍。

在一些實(shí)施例中，第三時(shí)脈線具有和第一線寬及第二線寬中的每一者皆不同的第三線寬，第三時(shí)脈線被設(shè)置在從半導(dǎo)體基板的上表面測(cè)量的第三高度處，且第三高度與第一高度和第二高度皆相同。

在一些實(shí)施例中，第一時(shí)脈緩沖器元件配置在半導(dǎo)體基板中或半導(dǎo)體基板之上，且具有第一輸入端和第一輸出端，第一輸出端用以傳送第一輸出電流到第一時(shí)脈線。第二時(shí)脈緩沖器元件配置在半導(dǎo)體基板中或半導(dǎo)體基板之上，且具有第二輸入端和第二輸出端，第二輸入端被耦接至第一時(shí)脈線，且第二輸出端用以傳送第二輸出電流到第二時(shí)脈線，第二輸出電流小于該第一輸出電流。

在一些實(shí)施例中，第一線寬根據(jù)線寬比大于第二線寬，且第一輸出電流根據(jù)輸出電流比大于第二輸出電流，且輸出電流比等于線寬比。

在一些實(shí)施例中，第一下金屬線具有第一下線寬且被設(shè)置在一特定高度處，上述高度介于基板的上表面和第一時(shí)脈線之間。第二下金屬線具有第二下線寬且被設(shè)置在上述高度處。第一時(shí)脈線和第二時(shí)脈線中的每一者具有第一厚度，且第一厚度是由垂直于基板的上表面的方向上測(cè)量得到的。第一下金屬線和第二下金屬線中的每一者具有第二厚度，且第二厚度是由垂直于基板的上表面的方向上測(cè)量得到的，第一厚度大于第二厚度。

本揭示內(nèi)容的另一實(shí)施方式是關(guān)于一種集成電路(ic)。上述ic包含設(shè)置在半導(dǎo)體基板內(nèi)或上方的第一電路元件和第二電路元件。第一電路元件具有第一輸入端和第一輸出端，且第一輸出端具有第一輸出電流位準(zhǔn)。第一金屬線耦接至第一輸出端，且第一金屬線具有與第一輸出電流位準(zhǔn)成比例的第一線寬。第二電路元件具有第二輸入端和第二輸出端，且第二輸出端具有和第一輸出電流位準(zhǔn)不同的第二輸出電流位準(zhǔn)。第二金屬線耦接至第二輸出端。第二金屬線根據(jù)線寬和輸出電流比具有與第二輸出電流位準(zhǔn)成比例的第二線寬。

在一些實(shí)施例中，第一金屬線被設(shè)置在第一高度處，且第一高度是從半導(dǎo)體基板的上表面測(cè)量得到的，第二金屬線被設(shè)置在第二高度處，且第二高度是從半導(dǎo)體基板的上表面測(cè)量得到的，且第二高度和第一高度相同。

在一些實(shí)施例中，第一下金屬線具有第一下線寬且被設(shè)置在介于基板的上表面和第一金屬線間的一特定高度處。第二下金屬線具有第二下線寬且被設(shè)置在介于基板的上表面和第二金屬線間的一特定高度處。

在一些實(shí)施例中，第一金屬線和第二金屬線中的每一者具有第一厚度，且該一厚度是由垂直于基板的上表面的方向上測(cè)量得到的，第一下金屬線和第二下金屬線中的每一者具有第二厚度，且第二厚度是由垂直于基板的上表面的方向上測(cè)量得到的，第一厚度大于第二厚度。

在一些實(shí)施例中，第一線寬和第一金屬線的第一電遷移條件成比例，且第二線寬和第二金屬線的第二電遷移條件成比例，且第二電遷移條件不同于第一電遷移條件。

在一些實(shí)施例中，第一電路元件是第一時(shí)脈緩沖器元件，且第二電路元件是第二時(shí)脈緩沖器元件，其中第一金屬線將第一時(shí)脈緩沖器元件的第一輸出端耦接至第二時(shí)脈緩沖器元件的第二輸入端。

在一些實(shí)施例中，第一時(shí)脈緩沖器元件和該第二時(shí)脈緩沖器元件包含設(shè)置在半導(dǎo)體基板中的多個(gè)半導(dǎo)體區(qū)的多個(gè)晶體管，和耦接至那些晶體管的多個(gè)下互連層，這些下互連層包含多個(gè)金屬線，這些金屬線具有與第一時(shí)脈緩沖區(qū)元件和第二時(shí)脈緩沖區(qū)元件相同的線寬，以及設(shè)置在那些下互連層的上方且耦接至那些下互連層的多個(gè)上互連層，第一金屬線和第二金屬線被設(shè)置在這些上互連層。

在一些實(shí)施例中，第一時(shí)脈緩沖區(qū)元件還包含設(shè)置于基板和第一金屬線之間，且具有第一下金屬線寬的第一下金屬線。而第二時(shí)脈緩沖區(qū)元件還包含設(shè)置于基板和第二金屬線之間，且具有第二下金屬線寬的第二下金屬線。第二下金屬線寬和第一下金屬線寬相同且小于第一線寬和第二線寬中的每一者。

在一些實(shí)施例中，第一下金屬線和第二下金屬線皆為預(yù)設(shè)規(guī)則線，而第一金屬線和該第二金屬線皆為非預(yù)設(shè)規(guī)則線。

本揭示內(nèi)容的另一實(shí)施方式是關(guān)于一種設(shè)計(jì)合成的方法。在此方法中，執(zhí)行初始布線以根據(jù)初始電路配置耦接至多個(gè)單元。識(shí)別初始電路配置中多個(gè)預(yù)設(shè)規(guī)則線和多個(gè)非預(yù)設(shè)規(guī)則線。判定初始電路配置中的第一單元內(nèi)的那些預(yù)設(shè)規(guī)則線的第一電遷移位準(zhǔn)，且基于第一電遷移位準(zhǔn)是否超出第一電遷移臨界值，選擇性地增加那些預(yù)設(shè)規(guī)則線的線寬，從而提供第一修正后的電路配置。判定第一修正后的電路配置中的那些非預(yù)設(shè)規(guī)則線的第二電遷移位準(zhǔn)，且基于第二電遷移位準(zhǔn)是否超出第二電遷移臨界值，選擇性地增加那些非預(yù)設(shè)規(guī)則線的線寬，從而提供第二修正后的電路配置。選擇性地縮減第一非預(yù)設(shè)規(guī)則線的線寬，第一非預(yù)設(shè)規(guī)則線在第二修正后的電路設(shè)置中介于第一單元和至少一個(gè)其他單元之間的。

在一些實(shí)施例中，計(jì)算第一修正后的電路配置中的第n個(gè)單元的第一最大電容值，計(jì)算第二修正后的電路配置中的第n個(gè)單元的第二最大電容值?；诘谝蛔畲箅娙葜凳欠穹系诙畲箅娙葜档念A(yù)定關(guān)系，選擇性地縮減第一非預(yù)設(shè)規(guī)則線的線寬。

在一些實(shí)施例中，若第二最大電容值大于第一最大電容值時(shí)，第一非預(yù)設(shè)規(guī)則線的該線寬保持不變。若第一最大電容值大于等于第二最大電容值時(shí)，第一非預(yù)設(shè)規(guī)則線的線寬減小。

在一些實(shí)施例中，上述那些非預(yù)設(shè)規(guī)則線包含多個(gè)時(shí)脈線，且那些預(yù)設(shè)規(guī)則線包含多個(gè)非時(shí)脈線。

雖然本揭示內(nèi)容已以實(shí)施方式揭露如上，然其并非用以限定本揭示內(nèi)容，任何本領(lǐng)域具通常知識(shí)者，在不脫離本揭示內(nèi)容的精神和范圍內(nèi)，當(dāng)可作各種的更動(dòng)與潤(rùn)飾，因此本揭示內(nèi)容的保護(hù)范圍當(dāng)視所附的權(quán)利要求書所界定的范圍為準(zhǔn)。