1.一種用于雷達信號處理的可重構(gòu)系統(tǒng)，其特征在于，其包括與總線連接的微處理器、可編程邏輯陣列、動態(tài)存儲模塊、邏輯陣列配置模塊、重構(gòu)控制模塊、模擬數(shù)字轉(zhuǎn)換模塊以及用于互聯(lián)的接口模塊；
所述微處理器作為主控制處理器，所述可編程邏輯陣列作為協(xié)處理器負責雷達信號數(shù)據(jù)的計算；模擬數(shù)字轉(zhuǎn)換器負責將前端來的模擬信號轉(zhuǎn)換為數(shù)字信號，可編程邏輯陣列采用流水線結(jié)構(gòu)持續(xù)不斷的計算輸入的數(shù)據(jù)，并將計算結(jié)果順序輸出；
所述重構(gòu)控制模塊存儲可編程邏輯陣列算法，可根據(jù)需要自動配置不同的算法；所述重構(gòu)控制模塊用于控制配置模塊重新構(gòu)造可編程邏輯陣列，在重構(gòu)期間，微處理器切斷可編程邏輯陣列與總線的數(shù)據(jù)通訊，關(guān)閉模擬數(shù)字轉(zhuǎn)換器，保證可編程邏輯陣列重構(gòu)正確，重構(gòu)完畢后，重構(gòu)控制模塊中斷通知微處理器，微處理器恢復(fù)可編程邏輯陣列的數(shù)據(jù)通訊，打開模擬數(shù)字轉(zhuǎn)換模塊。
2.如權(quán)利要求1所述的用于雷達信號處理的可重構(gòu)系統(tǒng)，其特征在于，所述系統(tǒng)還包括健康監(jiān)控單元，其用于監(jiān)控可編程邏輯陣列、重構(gòu)控制模塊的狀態(tài)，當重構(gòu)發(fā)生錯誤的時候通知微處理器，重新進行重構(gòu)。
3.如權(quán)利要求1所述的用于雷達信號處理的可重構(gòu)系統(tǒng)，其特征在于，所述總線采用分層互聯(lián)結(jié)構(gòu)，在微處理器的控制下，可編程邏輯陣列輸出的數(shù)據(jù)既可以存儲到動態(tài)存儲模塊中，也可以通過微處理器內(nèi)部的直接存儲訪問單元，輸出到外設(shè)接口。
4.如權(quán)利要求1所述的用于雷達信號處理的可重構(gòu)系統(tǒng)，其特征在于，所述系統(tǒng)還包括電源管理模塊，其在不同的模式下，關(guān)閉不必要的模塊，達到降低功耗的目的。
5.如權(quán)利要求1所述的用于雷達信號處理的可重構(gòu)系統(tǒng)，其特征在于，所述用于互聯(lián)的接口模塊包括SPI接口，I2C接口、CAN接口、1553B接口、以太網(wǎng)接口、UART接口。
6.如權(quán)利要求1所述的用于雷達信號處理的可重構(gòu)系統(tǒng)，其特征在于，所述系統(tǒng)還包括：FLASH模塊；
所述FLASH模塊用于存儲微處理器指令和程序；所述動態(tài)存儲模塊用于存放常用數(shù)據(jù)，包括程序運行過程中產(chǎn)生的中間數(shù)據(jù)和主機間交換的緩存數(shù)據(jù)。
7.如權(quán)利要求1所述的用于雷達信號處理的可重構(gòu)系統(tǒng)，其特征在于，該系統(tǒng)工作過程為：
步驟1：微處理器切斷可編程邏輯陣列與總線的數(shù)據(jù)通訊，關(guān)閉模擬數(shù)字轉(zhuǎn)換器，保證可編程邏輯陣列重構(gòu)正確；
步驟2：重構(gòu)控制模塊控制邏輯陣列配置模塊，將預(yù)先存儲的硬件代碼燒寫入可編程邏輯陣列中，配置完成后，對可編程邏輯陣列進行重啟，完成可編程邏輯陣列重構(gòu)操作；
步驟3：健康監(jiān)控單元實時監(jiān)控可編程邏輯陣列、重構(gòu)控制模塊、配置模塊的狀態(tài)，當重構(gòu)發(fā)生錯誤的時候通知微處理器，返回步驟1，重構(gòu)控制模塊控制重新重構(gòu)可編程邏輯陣列；
步驟4：可編程邏輯陣列被成功重構(gòu)，重構(gòu)控制模塊中斷通知微處理器，微處理器會恢復(fù)可編程邏輯陣列的數(shù)據(jù)通訊，打開模擬數(shù)字轉(zhuǎn)換器。