本發(fā)明涉及I2C(Inter－Integrated Circuit)總線領(lǐng)域，更具體地說，涉及一種I2C總線的輔助電路。

背景技術(shù)：

I2C總線是由PHILIPS公司開發(fā)的兩線式串行總線，通過串行數(shù)據(jù)(SDA)線和串行時(shí)鐘(SCL)線在器件間傳遞信息。I2C總線設(shè)計(jì)的初衷是應(yīng)用于微控制器與其外圍設(shè)備通信的，由于其簡(jiǎn)單方便，越來越多的被應(yīng)用到遠(yuǎn)距離傳輸。但是隨著傳輸距離的增加，線上的寄生電容，寄生電感，和電阻也會(huì)隨之增加，當(dāng)距離達(dá)到一定長度之后，I2C總線的通信會(huì)失敗，進(jìn)而限制了I2C總線的應(yīng)用。I2C總線長距離傳輸失敗的原因是I2C總線上的數(shù)據(jù)跳變沿變得很緩慢，接收端通過采樣接收到的數(shù)據(jù)時(shí)序和原始的數(shù)據(jù)時(shí)序不同了。

技術(shù)實(shí)現(xiàn)要素：

有鑒于此，本發(fā)明提出一種I2C總線的輔助電路，欲擺脫I2C總線傳輸?shù)木嚯x限制。

為了實(shí)現(xiàn)上述目的，現(xiàn)提出的方案如下：

一種I2C總線的輔助電路，包括：PMOS管、NMOS管、第一電阻、第二電阻、第三電阻、電容、直流電源；

所述PMOS管的柵極作為輸入端，所述PMOS管的源極與所述直流電源相連，所述PMOS管的漏極與所述電容的一端相連；

所述電容的另一端與所述NMOS管的柵極相連；

所述NMOS管的源極接地，所述NMOS管的漏極與所述第三電阻的一端相連，且所述NMOS管的漏極作為輸出端；

所述第三電阻的另一端與所述直流電源相連；

所述第一電阻的一端接地，所述第一電阻的另一端與所述NMOS管的柵極相連；

所述第二電阻的一端連接所述PMOS管的柵極，所述第二電阻的另一端連接所述PMOS管的源極。

優(yōu)選的，所述電路還包括：串聯(lián)于所述PMOS管的柵極與所述I2C總線之間的第四電阻。

優(yōu)選的，所述電路還包括：串聯(lián)于所述PMOS管的柵極與所述I2C總線之間的比較器；

所述比較器的同相輸入端與所述I2C總線相連，所述比較器的反向輸入端與電壓基準(zhǔn)源相連，所述比較器的電源端與所述直流電源相連，所述比較器的接地端接地。

與現(xiàn)有技術(shù)相比，本發(fā)明的技術(shù)方案具有以下優(yōu)點(diǎn)：

上述技術(shù)方案提供的I2C總線的輔助電路，當(dāng)I2C總線的串行數(shù)據(jù)線或串行時(shí)鐘線傳輸?shù)男盘?hào)由高電平向低電平跳變時(shí)，PMOS管的柵極的電平向下跳變，當(dāng)其電平低于一定值時(shí)，PMOS管導(dǎo)通，NMOS管的柵極也瞬間變?yōu)楦唠娖?，NMOS管導(dǎo)通，進(jìn)而I2C總線相應(yīng)點(diǎn)的電平被強(qiáng)制拉低。然后隨著電容的放電，NMOS管的柵極電平降低到一定值時(shí)NMOS管截止，I2C總線相應(yīng)點(diǎn)電平不再被強(qiáng)制拉低。本發(fā)明提供的上述技術(shù)方案通過電路設(shè)計(jì)加速相應(yīng)線路傳輸?shù)男盘?hào)向低電平跳變的速度，從而保證接收到的數(shù)據(jù)時(shí)序與發(fā)送的數(shù)據(jù)時(shí)序是相同的。進(jìn)而延長了I2C總線的數(shù)據(jù)傳輸距離。

附圖說明

為了更清楚地說明本發(fā)明實(shí)施例或現(xiàn)有技術(shù)中的技術(shù)方案，下面將對(duì)實(shí)施例或現(xiàn)有技術(shù)描述中所需要使用的附圖作簡(jiǎn)單地介紹，顯而易見地，下面描述中的附圖僅僅是本發(fā)明的一些實(shí)施例，對(duì)于本領(lǐng)域普通技術(shù)人員來講，在不付出創(chuàng)造性勞動(dòng)的前提下，還可以根據(jù)這些附圖獲得其他的附圖。

圖1為本發(fā)明實(shí)施例提供的一種I2C總線的輔助電路的結(jié)構(gòu)圖；

圖2為本發(fā)明實(shí)施例提供的另一種I2C總線的輔助電路的結(jié)構(gòu)圖；

圖3為本發(fā)明實(shí)施例提供的另一種I2C總線的輔助電路的結(jié)構(gòu)圖。

具體實(shí)施方式

下面將結(jié)合本發(fā)明實(shí)施例中的附圖，對(duì)本發(fā)明實(shí)施例中的技術(shù)方案進(jìn)行清楚、完整地描述，顯然，所描述的實(shí)施例僅僅是本發(fā)明一部分實(shí)施例，而不是全部的實(shí)施例?；诒景l(fā)明中的實(shí)施例，本領(lǐng)域普通技術(shù)人員在沒有做出創(chuàng)造性勞動(dòng)前提下所獲得的所有其他實(shí)施例，都屬于本發(fā)明保護(hù)的范圍。

實(shí)施例一

參見圖1所示，為本發(fā)明實(shí)施例提供一種I2C總線的輔助電路，在I2C總線的串行數(shù)據(jù)線和串行時(shí)鐘線上均設(shè)置本發(fā)明實(shí)施例提供的輔助電路，且連接在I2C總線的slave端附近，該電路包括：PMOS管Q1、NMOS管Q2、第一電阻R1、第二電阻R2、第三電阻R3、電容C2、直流電源V_CC；

所述PMOS管Q1的柵極作為輸入端，所述PMOS管Q1的源極與所述直流電源V_CC相連，所述PMOS管Q1的漏極與所述電容C2的一端相連；

所述電容C2的另一端與所述NMOS管Q2的柵極相連；

所述NMOS管Q2的源極接地，所述NMOS管Q2的漏極與所述第三電阻R3的一端相連，且所述NMOS管Q2的漏極作為輸出端；

所述第三電阻R3的另一端與所述直流電源V_CC相連；

所述第一電阻R1的一端接地，所述第一電阻R1的另一端與所述NMOS管Q2的柵極相連；

所述第二電阻R2的一端連接所述PMOS管Q1的柵極，所述第二電阻R2的另一端連接所述PMOS管Q1的源極。

下面對(duì)I2C總線的輔助電路的工作原理進(jìn)行詳細(xì)闡述：

當(dāng)I2C總線空閑時(shí)，串行數(shù)據(jù)線和串行時(shí)鐘線傳輸?shù)男盘?hào)都是高電平，PMOS管Q1的源極和柵極的電平均為直流電源V_CC的電平，PMOS管為截止?fàn)顟B(tài)，NMOS管Q2的漏極的電平為低電平，NMOS管為截止?fàn)顟B(tài)，本發(fā)明實(shí)施例提供的I2C總線的輔助電路不起作用。

當(dāng)I2C總線的串行數(shù)據(jù)線或串行時(shí)鐘線傳輸?shù)男盘?hào)由高電平向低電平跳變時(shí)，PMOS管Q1的柵極的電平由高電平向低電平跳變，當(dāng)其電平低于一定值時(shí)，PMOS管Q1導(dǎo)通，PMOS管Q1的漏極瞬間變?yōu)楦唠娖?，NMOS管Q1的柵極也瞬間變?yōu)楦唠娖?，NMOS管Q2導(dǎo)通，NMOS管Q2的漏極電平被強(qiáng)制拉低，進(jìn)而I2C總線相應(yīng)點(diǎn)的電平被強(qiáng)制拉低。PMOS管Q1導(dǎo)通條件是Vgs≤Vgs(th)，其中Vgs表示PMOS管Q1的柵極與源極之間的電位差(V_b-V_CC)，Vgs(th)通常為-0.7V。通常情況下V_CC＝5V，則V_b降低到4.3V時(shí)，PMOS管Q1開始導(dǎo)通。

然后隨著電容C2的放電，NMOS管Q2的柵極電平降低到一定值時(shí)NMOS管Q2截止，I2C總線相應(yīng)點(diǎn)的電平不再被強(qiáng)制拉低。NMOS管Q2的導(dǎo)通持續(xù)時(shí)間由RC放電回路(電容C2和第一電阻R1)的充放電時(shí)間決定。NMOS管Q2的柵極的電平符合以下公式：

T＝0，表示PMOS管Q1導(dǎo)通的瞬間，電容C2通交流，NMOS管Q2的柵極電平V_d等于V_CC，然后按照時(shí)間常數(shù)(R1*C2)放電，當(dāng)V_d等于NMOS管Q2的開啟電壓Vgs(th)時(shí)，NMOS管Q2開始回到截止?fàn)顟B(tài)，V_d＝Vgs(th)求解出來的T值為，NMOS管Q2的導(dǎo)通持續(xù)時(shí)間。通常直流電源V_CC是個(gè)定值，通過調(diào)節(jié)C2和R1的取值，實(shí)現(xiàn)NMOS管Q2導(dǎo)通持續(xù)的時(shí)間設(shè)置。

當(dāng)I2C總線的串行數(shù)據(jù)線或串行時(shí)鐘線傳輸?shù)男盘?hào)由低電平向高電平跳變時(shí)，PMOS管Q1的柵極的電平由低電平向高電平跳變，當(dāng)其電平高于一定值時(shí)，PMOS管Q1變?yōu)榻刂範(fàn)顟B(tài)，PMOS管Q1的漏極變?yōu)榈碗娖?，NMOS管Q1的保持在低電平，NMOS管Q2保持在截止?fàn)顟B(tài)，進(jìn)而I2C總線相應(yīng)點(diǎn)(E)的電平不被強(qiáng)制拉低。

即當(dāng)I2C總線的串行數(shù)據(jù)線和串行時(shí)鐘線傳輸?shù)男盘?hào)都是高電平，或者，當(dāng)I2C總線的串行數(shù)據(jù)線或串行時(shí)鐘線傳輸?shù)男盘?hào)由低電平向高電平跳變時(shí)，本發(fā)明實(shí)施例提供的I2C總線的輔助電路不對(duì)串行數(shù)據(jù)線和串行時(shí)鐘線傳輸?shù)男盘?hào)有任何影響；當(dāng)I2C總線的串行數(shù)據(jù)線或串行時(shí)鐘線傳輸?shù)男盘?hào)由高電平向低電平跳變時(shí)，NMOS管Q2導(dǎo)通，I2C總線的相應(yīng)線路的E點(diǎn)電平被強(qiáng)制拉低，加速相應(yīng)線路傳輸?shù)男盘?hào)向低電平跳變的速度，且，當(dāng)相應(yīng)線路傳輸?shù)男盘?hào)跳變到低電平后，隨著電容C2充電完成，NMOS管Q2的柵極電平回到低電平，NMOS管Q2截止，不再拉低E點(diǎn)電平，結(jié)束對(duì)相應(yīng)線路傳輸?shù)男盘?hào)的影響。

上述技術(shù)方案提供的I2C總線的輔助電路，當(dāng)I2C總線的串行數(shù)據(jù)線或串行時(shí)鐘線傳輸?shù)男盘?hào)由高電平向低電平跳變時(shí)，PMOS管的柵極的電平向下跳變，當(dāng)其電平低于一定值時(shí)，PMOS管導(dǎo)通，NMOS管的柵極也瞬間變?yōu)楦唠娖?，NMOS管導(dǎo)通，進(jìn)而I2C總線相應(yīng)點(diǎn)的電平被強(qiáng)制拉低。然后隨著電容的放電，NMOS管的柵極電平降低到一定值時(shí)NMOS管截止，I2C總線相應(yīng)點(diǎn)電平不再被強(qiáng)制拉低。本發(fā)明提供的上述技術(shù)方案通過電路設(shè)計(jì)加速相應(yīng)線路傳輸?shù)男盘?hào)向低電平跳變的速度，從而保證接收到的數(shù)據(jù)時(shí)序與發(fā)送的數(shù)據(jù)時(shí)序是相同的。進(jìn)而延長了I2C總線的數(shù)據(jù)傳輸距離。且電路簡(jiǎn)單，實(shí)現(xiàn)的成本較低。

實(shí)施例二

本發(fā)明實(shí)施例提供另一種I2C總線的輔助電路，相對(duì)于實(shí)施例一提供的方案，還包括串聯(lián)于所述PMOS管Q1的柵極與所述I2C總線之間的第四電阻R4。圖2示出了其具體電路圖。

在PMOS管Q1導(dǎo)通瞬間A點(diǎn)電壓符合下面公式：

由此公式推導(dǎo)出：

在PMOS管Q1導(dǎo)通瞬間，PMOS管Q1的柵極電平V_b是確定的，因此，通過調(diào)節(jié)第四電阻R4和第二電阻R2的比值，可以設(shè)置串行數(shù)據(jù)線或者串行時(shí)鐘線由高電平向低電平跳變時(shí)，跳變到什么程度，PMOS管Q1和NMOS管Q2開始導(dǎo)通。

Q2的導(dǎo)通只在SCL或者SDA由高向低跳變的過程中發(fā)生，通過調(diào)節(jié)R2和R3的阻值的比例關(guān)系，可以設(shè)置SCL或者SDA向下跳變到哪個(gè)電平，Q2開始導(dǎo)通；通過調(diào)節(jié)C2和R5的值，可以調(diào)節(jié)C2充電放電的時(shí)間，從而可以調(diào)節(jié)Q2導(dǎo)通時(shí)間的長短。

實(shí)施例三

本發(fā)明實(shí)施例提供另一種I2C總線的輔助電路，相對(duì)于實(shí)施例一提供的方案，還包括串聯(lián)于所述PMOS管Q1的柵極與所述I2C總線之間的比較器。圖3示出了其具體結(jié)構(gòu)圖。

所述比較器的同相輸入端與所述I2C總線相連，所述比較器的反向輸入端與電壓基準(zhǔn)源V_REF相連，所述比較器的電源端與所述直流電源V_CC相連，所述比較器的接地端接地。

B點(diǎn)的開啟電壓可由比較器的輸出端控制，比較器通過比較A點(diǎn)的電壓V_a和V_REF的關(guān)系，來決定是否將B點(diǎn)電壓拉低。具體的，當(dāng)V_a＞V_REF時(shí)，比較器輸出高電平，PMOS管Q1處于截止?fàn)顟B(tài)；V_a≤V_REF時(shí)，比較器輸出低電平PMOS管Q1開始導(dǎo)通。通過比較器，能比較精準(zhǔn)的設(shè)置PMOS管Q1導(dǎo)通和A點(diǎn)電壓的關(guān)系，并且響應(yīng)速度較快。

在本文中，諸如第一和第二等之類的關(guān)系術(shù)語僅僅用來將一個(gè)實(shí)體與另一個(gè)實(shí)體區(qū)分開來，而不一定要求或者暗示這些實(shí)體之間存在任何這種實(shí)際的關(guān)系或者順序。而且，術(shù)語“包括”、“包含”或者其任何其他變體意在涵蓋非排他性的包含，從而使得包括一系列要素的物品或者設(shè)備不僅包括那些要素，而且還包括沒有明確列出的其他要素，或者是還包括為這種物品或者設(shè)備所固有的要素。在沒有更多限制的情況下，由語句“包括一個(gè)……”限定的要素，并不排除在包括所述要素的物品或者設(shè)備中還存在另外的相同要素。

本說明書中各個(gè)實(shí)施例采用遞進(jìn)的方式描述，每個(gè)實(shí)施例重點(diǎn)說明的都是與其他實(shí)施例的不同之處，各個(gè)實(shí)施例之間相同相似部分互相參見即可。

對(duì)本發(fā)明所公開的實(shí)施例的上述說明，使本領(lǐng)域?qū)I(yè)技術(shù)人員能夠?qū)崿F(xiàn)或使用本發(fā)明。對(duì)這些實(shí)施例的多種修改對(duì)本領(lǐng)域的專業(yè)技術(shù)人員來說將是顯而易見的，本文中所定義的一般原理可以在不脫離本發(fā)明的精神或范圍的情況下，在其它實(shí)施例中實(shí)現(xiàn)。因此，本發(fā)明將不會(huì)被限制于本文所示的這些實(shí)施例，而是要符合與本文所公開的原理和新穎特點(diǎn)相一致的最寬的范圍。