本發(fā)明涉及一種互聯(lián)系統(tǒng)，特別是涉及一種基于橋接芯片構(gòu)建RapidIO和PCI-E互聯(lián)系統(tǒng)。

背景技術(shù)：

Intel早在2000年12月就提出了PCI Express概念，最初是為商用PC中一些要求更高帶寬的應(yīng)用而設(shè)計的，它在PCI的基礎(chǔ)上發(fā)展起來，主要應(yīng)用于商業(yè)計算市場，由于它在滿足現(xiàn)代通信系統(tǒng)要求的許多性能(如直接對等通信、服務(wù)種類、多點傳送支持、消息傳遞協(xié)議和拓?fù)潇`活性)方面具有某種程度的先天性障礙，與其競爭的RapidIO技術(shù)在嵌入式通訊領(lǐng)域更具優(yōu)勢。RapidIO是由Motorola和Mercury等公司率先倡導(dǎo)的一種高性能、低引腳數(shù)、基于數(shù)據(jù)包交換的互連體系結(jié)構(gòu)，是為滿足高性能嵌入式系統(tǒng)需求而設(shè)計的一種開放式互連技術(shù)標(biāo)準(zhǔn)。RapidIO主要應(yīng)用于嵌入式系統(tǒng)內(nèi)部互連，支持芯片到芯片、板到板間的通訊，可作為嵌入式設(shè)備的背板連接。

在研發(fā)的新型無線電臺上，支持PCI-E總線接口的國產(chǎn)CPU芯片Loongson 2H并不支持RapidIO技術(shù)，它設(shè)計為主要面向移動終端、筆記本電腦、平板電腦等移動處理器，為了提高核心器件國產(chǎn)化率，需要將這類傳統(tǒng)設(shè)備和新型RapidIO體系架構(gòu)相互融合，構(gòu)建一套完整的互聯(lián)系統(tǒng)。

技術(shù)實現(xiàn)要素：

本發(fā)明所要解決的技術(shù)問題是提供一種基于橋接芯片構(gòu)建RapidIO和PCI-E互聯(lián)系統(tǒng)，其本發(fā)明可以使用國產(chǎn)CPU芯片Loongson 2H，提高了核心器件的國產(chǎn)化率。

本發(fā)明是通過下述技術(shù)方案來解決上述技術(shù)問題的：一種基于橋接芯片構(gòu)建RapidIO和PCI-E互聯(lián)系統(tǒng)，其特征在于，其包括依次連接的主控板、交換板、信號處理板和射頻板；

主控板包括國產(chǎn)CPU芯片、配置電路、存儲器、RS232接口、JTAG接口、電源轉(zhuǎn)換模塊、時鐘處理模塊、復(fù)位芯片、Tsi721型橋接芯片、網(wǎng)絡(luò)芯片、總線，配置電路、存儲器、RS232接口、JTAG接口、電源轉(zhuǎn)換模塊、時鐘處理模塊、復(fù)位芯片、Tsi721型橋接芯片、網(wǎng)絡(luò)芯片都與國產(chǎn)CPU芯片連接，電源轉(zhuǎn)換模塊、時鐘處理模塊、復(fù)位芯片、Tsi721型橋接芯片、網(wǎng)絡(luò)芯片都與總線連接；

交換板包括背板接口、保密模塊、Tsi578型交換芯片、音頻編解碼芯片、聲碼器、FPGA芯片、音量控制模塊，背板接口、保密模塊、Tsi578型交換芯片、音頻編解碼芯片、聲碼器都與FPGA芯片連接，音頻編解碼芯片與音量控制模塊連接。

優(yōu)選地，所述Tsi721型橋接芯片作為RapidIO和PCI-E相互轉(zhuǎn)換的橋接芯片。

優(yōu)選地，所述Tsi721型橋接芯片的一端與國產(chǎn)CPU芯片在主控板上通過PCI-E總線連通，Tsi721型橋接芯片的另一端通過S-RIO接口接入背板。

本發(fā)明的積極進步效果在于：本發(fā)明可以使用國產(chǎn)CPU芯片Loongson2H，提高了核心器件的國產(chǎn)化率，性能上也滿足設(shè)計要求；Tsi721將傳統(tǒng)設(shè)備接入新型體系結(jié)構(gòu)的系統(tǒng)中，繼承了原有設(shè)備，降低更新?lián)Q代的成本，實現(xiàn)具有較好的兼容性、開放性和高效能的互聯(lián)系統(tǒng)解決方案。

附圖說明

圖1為本發(fā)明基于橋接芯片構(gòu)建RapidIO和PCI-E互聯(lián)系統(tǒng)的原理框圖。

圖2為本發(fā)明主控板的原理框圖。

圖3為本發(fā)明交換板的原理框圖。

具體實施方式

下面結(jié)合附圖給出本發(fā)明較佳實施例，以詳細(xì)說明本發(fā)明的技術(shù)方案。

如圖1至圖3所示，本發(fā)明基于橋接芯片構(gòu)建RapidIO和PCI-E互聯(lián)系統(tǒng)包括依次連接的主控板、交換板、信號處理板和射頻板。

主控板包括國產(chǎn)CPU芯片（比如Loongson 2H芯片等）、配置電路、存儲器、RS232接口、JTAG接口、電源轉(zhuǎn)換模塊、時鐘處理模塊、復(fù)位芯片、Tsi721型橋接芯片、網(wǎng)絡(luò)芯片、總線，配置電路、存儲器、RS232接口、JTAG接口、電源轉(zhuǎn)換模塊、時鐘處理模塊、復(fù)位芯片、Tsi721型橋接芯片、網(wǎng)絡(luò)芯片都與國產(chǎn)CPU芯片連接，電源轉(zhuǎn)換模塊、時鐘處理模塊、復(fù)位芯片、Tsi721型橋接芯片、網(wǎng)絡(luò)芯片都與總線連接。Tsi721型橋接芯片將RapidIO和PCI-E互連構(gòu)建新型無線電臺，將支持PCI-E總線接口的設(shè)備接入RapidIO體系結(jié)構(gòu)的系統(tǒng)中，利用Tsi721型橋接芯片可以使PCI-E設(shè)備和各RapidIO終端器件間進行大量數(shù)據(jù)包的傳輸，使通訊數(shù)據(jù)可以經(jīng)過高速串行總線在PCI-E設(shè)備和各RapidIO終端器件間傳輸，通過對數(shù)據(jù)的組包、解包、波形參數(shù)的解析、分發(fā)給對應(yīng)單元，控制整個互聯(lián)系統(tǒng)的高效運作，支持平臺波形重構(gòu)，這種設(shè)計滿足芯片間及板間互連對帶寬、成本、靈活性及可靠性的要求，實現(xiàn)了高速數(shù)據(jù)通信的目的。

交換板包括背板接口、保密模塊、Tsi578型交換芯片、音頻編解碼芯片、聲碼器、FPGA芯片、音量控制模塊，背板接口、保密模塊、Tsi578型交換芯片、音頻編解碼芯片、聲碼器都與FPGA芯片連接，音頻編解碼芯片與音量控制模塊連接。

RapidIO和PCI-E的互連通過橋接芯片實現(xiàn)，Tsi721型橋接芯片是由IDT公司開發(fā)為PCI-E Gen2和RapidIO Gen2協(xié)議互轉(zhuǎn)橋接設(shè)備提供的解決方案，可以實現(xiàn)RapidIO系統(tǒng)和PCI-E系統(tǒng)的無縫連接。由于這種橋接芯片的處理能力強，延遲低，在單板跨背板間以及機箱板間構(gòu)建對等網(wǎng)絡(luò)處理集群比較簡便，但是成本高。

Tsi721型橋接芯片作為RapidIO和PCI-E相互轉(zhuǎn)換的橋接芯片，可以很好的解決RapidIO和PCI-E互連問題。將Tsi721型橋接芯片置于主控板上，通過PCI-E總線接口和Loongson 2H連通，再利用RapidIO接口接入背板總線，和其他板卡通過RapidIO技術(shù)互連交換數(shù)據(jù)。

主控板通過Tsi721型橋接芯片收發(fā)數(shù)據(jù)相關(guān)接口下發(fā)波形程序，經(jīng)交換板的FPGA芯片，再由高速SPI發(fā)送給信號處理板的加載FPGA芯片，加載到波形處理FPGA芯片和DSP完成快速波形部署和切換。

考慮到交換芯片在硬件結(jié)構(gòu)的布局、信號處理板波形處理FPGA芯片和DSP的控制程序需要動態(tài)加載等因素，通訊建立分為兩步驟進行，首先通過交換板的FPGA芯片對交換芯片各端口與各板卡主控制芯片目標(biāo)器件ID進行關(guān)聯(lián)配置；然后待各板卡程序加載成功后，主控板作為主機，Tsi721型橋接芯片需要跨板間通過維護包遠(yuǎn)程配置交換芯片，為各板卡主控制芯片重新確定目標(biāo)器件ID，開啟對應(yīng)端口進行通信。

Tsi721型橋接芯片的一端與國產(chǎn)CPU芯片（比如Loongson 2H芯片等）在主控板上通過PCI-E總線連通，Tsi721型橋接芯片的另一端通過S-RIO接口接入背板。

互聯(lián)系統(tǒng)硬件結(jié)構(gòu)主要由一個主控板、兩個交換板、兩個信號處理板和四個射頻板組成，實現(xiàn)了多頻段多通道多任務(wù)多模式的設(shè)計方案，主控板與其他板卡均需要進行數(shù)據(jù)交互，Tsi721型橋接芯片是將主控板連入RapidIO體系結(jié)構(gòu)的關(guān)鍵。系統(tǒng)背板總線采用VPX高速串行總線設(shè)計，支持RapidIO、PCI-E等現(xiàn)代工業(yè)標(biāo)準(zhǔn)的串行交換結(jié)構(gòu)，提供更高的背板寬帶，滿足在軍事等惡劣環(huán)境中也能應(yīng)用。

主控板采用一顆支持PCI-E總線接口的國產(chǎn)CPU芯片（Loongson 2H）和一顆Tsi721型橋接芯片，主控板接收上位機發(fā)送來的波形參數(shù)配置信息分發(fā)給對應(yīng)單元，并將信號處理板發(fā)送來的同步指示信息上報給上位機。

設(shè)計上考慮到FPGA芯片在實現(xiàn)私鑰加密算法上的發(fā)展前景，在交換板上，將FPGA芯片與Tsi578型交換芯片、保密模塊整合在一起，起到對音頻和密鑰安全保護的作用。音頻信號通過音頻編解碼芯片進行編碼，F(xiàn)PGA芯片區(qū)分話音模式選擇是2.4Kbps還是16Kbps CVSD話音，如果是2.4Kbps話音，組包后經(jīng)保密模塊加密，再發(fā)給主控板波形組件，如果是16Kbps CVSD話音，組包后經(jīng)保密模塊加密，再發(fā)給信號處理板DSP波形組件；而從這些波形組件經(jīng)Tsi578交換芯片發(fā)來的解調(diào)后話音數(shù)據(jù)，由保密模塊解密，如果是2.4Kbps話音，送至聲碼器，如果是16Kbps CVSD話音，送至音頻編解碼芯片解碼。

信號處理板以FPGA芯片和DSP為核心器件，這種組合設(shè)計充分發(fā)揮了DSP強大的快速運算處理能力和FPGA芯片靈活的比較規(guī)則運算優(yōu)勢。通過RapidIO接口，DSP波形組件發(fā)射鏈路將交換板發(fā)送來的PCM話音組包編碼成CVSD話音發(fā)給主控板波形組件，F(xiàn)PGA波形組件接收主控板波形組件發(fā)來的話音數(shù)據(jù)信息，進行處理再發(fā)給射頻板FPGA，接收鏈路過程則與此相反。而在主控板下發(fā)指令和待加載程序后，交換板接收RapidIO數(shù)據(jù)包，再經(jīng)高速SPI將每一幀完整的數(shù)據(jù)先存放在dpram中，然后SPI_dpram模塊對信號處理板的加載FPGA芯片產(chǎn)生一個中斷，加載FPGA芯片分別將待加載程序通過Avalon總線以DMA方式下載給波形處理FPGA芯片和HPI接口加載給波形處理DSP。

射頻板選用FPGA芯片作為主控制芯片，通過RapidIO接收主控板下發(fā)的指令并上報工作狀態(tài)，還與信號處理板有數(shù)據(jù)交互。

各板卡通過RapidIO技術(shù)相連構(gòu)建新型無線電臺，Tsi721驅(qū)動軟件提供主控板與其他板卡通信的軟件接口實現(xiàn)，Tsi721驅(qū)動軟件設(shè)計采用C語言編寫，根據(jù)軟件功能需求提供外部接口給上層應(yīng)用程序調(diào)用，實現(xiàn)通訊數(shù)據(jù)在PCI-E設(shè)備和RapidIO設(shè)備間傳輸。

本發(fā)明采用了以上技術(shù)方案后，實現(xiàn)了RapidIO和PCI-E兩個體系結(jié)構(gòu)的融合，構(gòu)建了一個高速數(shù)據(jù)傳輸?shù)幕ヂ?lián)系統(tǒng)。將國產(chǎn)處理器和國產(chǎn)操作系統(tǒng)納入到無線電臺今后的研發(fā)體系中，讓兩種總線技術(shù)發(fā)揮各自優(yōu)勢，提高了系統(tǒng)性能，擴展了應(yīng)用領(lǐng)域，達到了預(yù)期的設(shè)計目標(biāo)。

以上所述的具體實施例，對本發(fā)明的解決的技術(shù)問題、技術(shù)方案和有益效果進行了進一步詳細(xì)說明，所應(yīng)理解的是，以上所述僅為本發(fā)明的具體實施例而已，并不用于限制本發(fā)明，凡在本發(fā)明的精神和原則之內(nèi)，所做的任何修改、等同替換、改進等，均應(yīng)包含在本發(fā)明的保護范圍之內(nèi)。