本發(fā)明涉及集成電路設(shè)計技術(shù)領(lǐng)域，尤其涉及一種提取芯片版圖特征的方法、cmp仿真方法及系統(tǒng)。

背景技術(shù)：

半個多世紀(jì)以來集成電路行業(yè)發(fā)展迅速，遵循著摩爾定律(moore'slaw)，晶圓上晶體管的集成密度每18個月提高一倍，相應(yīng)的器件特征尺寸同步縮小為原來的0.7倍，先進(jìn)的技術(shù)節(jié)點已達(dá)到65nm、45nm，甚至32nm、23nm。然而，隨著集成電路特征尺寸的不斷縮小，生產(chǎn)工藝中影響芯片性能和生產(chǎn)良率的因素越來越多，特別是進(jìn)入65nm、45nm及以后的工藝節(jié)點，各種缺陷對成品率的影響程度愈顯突出。理想的晶圓表面是光刻順利進(jìn)行的前提，化學(xué)機(jī)械拋光(chemicalmechanicalpolishing，cmp，或稱為化學(xué)機(jī)械平坦化)技術(shù)是在目前的超大規(guī)模集成電路階段中用于平坦化晶圓表面的、最好的材料全局平坦化工藝手段，通常借助拋光液的化學(xué)腐蝕作用以及超微粒子的研磨作用，在被研磨的介質(zhì)表面上形成光潔平坦的表面。然而，不斷降低的工藝尺寸使cmp面臨著巨大的挑戰(zhàn)，由于cmp過程后的芯片表面形貌主要依賴于芯片的版圖特征，而在cmp過程中，特別是在cu互連工藝中，晶圓表面金屬密度分布不均，而金屬cu、擴(kuò)散阻擋層和電介質(zhì)的硬度不同，不同研磨液的選取，會使得不同材質(zhì)的去除率不同，從而使得cmp過程中以及cmp之后的芯片表面并非完全平坦，而是存在撲起伏，例如造成cmp后的晶圓表面會出現(xiàn)金屬蝶形缺陷(dishing)和電介質(zhì)侵蝕(erosion)缺陷，其中，金屬碟形是指有圖形區(qū)域介質(zhì)層厚度與金屬層厚度之差；介質(zhì)侵蝕是指無圖形區(qū)域的介質(zhì)層厚度與有圖形區(qū)域的介質(zhì)層厚度之差。這些拓?fù)湫蚊膊粌H會對光刻引來焦深(dof)問題，同時也嚴(yán)重影響了互連線的rc參數(shù)，最終損害到芯片的工作性能和生產(chǎn)良率。可制造性設(shè)計技術(shù)(designformanufacturability，dfm)是芯片設(shè)計和工藝生產(chǎn)之間溝通的橋梁，它試圖通過對后端設(shè)計中版圖的優(yōu)化來避免工藝中的缺陷，進(jìn)而提高芯片的成品率、確保芯片工作性能。

現(xiàn)有技術(shù)中針對cmp設(shè)計和工藝過程陷而提出的一種dfm方案，主要是 將所提取的芯片版圖的版圖圖形特征作為參數(shù)代入仿真軟件中已有的一cmp模型進(jìn)行工藝仿真，來提前預(yù)測cmp工藝后的芯片表面形貌，然后對該表面形貌是否會對后續(xù)光刻工藝等產(chǎn)生影響進(jìn)行評估，根據(jù)仿真的結(jié)果修正工藝仿真過程，然后再仿真，再修正，直至達(dá)到所需要的理想結(jié)果的一個迭代的過程，具體包括：版圖劃分、特征提取、cmp模擬和結(jié)果輸出。其中，版圖劃分是指將待要模擬的芯片版圖劃分成連續(xù)的窗格，然后針對每個窗格進(jìn)行后續(xù)步驟；特征參數(shù)提取是指提取每個窗格中各版圖結(jié)構(gòu)的等效線寬、等效間距、等效密度、周長等特征參數(shù)；cmp模擬是指利用已有的cmp模型，根據(jù)所提取的各窗格特征參數(shù)，對每個窗格進(jìn)行cmp工藝模擬，使相應(yīng)層平坦化掉相應(yīng)的高度、厚度等；結(jié)果輸出是指對cmp模擬后的芯片表面進(jìn)行cmp熱點檢測，得到cmp后的相應(yīng)cmp熱點的厚度、表面高度、金屬碟形和介質(zhì)侵蝕等；將cmp模擬得到的表面高度、金屬碟形和介質(zhì)侵蝕等輸出到其他軟件(如熱點分析工具和寄生參數(shù)提取工具等)進(jìn)行后續(xù)處理和分析，將分析結(jié)果反饋到真實cmp工藝上，從而控制真實cmp工藝后的芯片表面形貌在可接受的范圍內(nèi)。

由于cmp工藝具有化學(xué)反應(yīng)和物理去除等的交互作用，所以影響cmp工藝的因素非常復(fù)雜，包括研磨粒子大小、研磨墊性質(zhì)、研磨液成分、下壓力、研磨墊與晶圓相對速度等，使得cmp拋光后得到的芯片表面形貌不僅與密度有關(guān)，而且與線寬、線間距、周長、拋光液的選擇比等各種因素之間存在復(fù)雜的非線性關(guān)系?？梢?，cmp工藝仿真所需要的芯片版圖的版圖圖形特征作為仿真的基礎(chǔ)，是影響仿真準(zhǔn)確性的關(guān)鍵所在。而上述的現(xiàn)有技術(shù)中，在對劃分出的每個窗格內(nèi)的圖形進(jìn)行特征提取時，在識別當(dāng)前窗格時存在偏差，如圖1中當(dāng)前窗格10(20nmx20nm或者10nmx10nm大小)被圖形識別成虛線窗格11，出現(xiàn)偏移，進(jìn)而造成當(dāng)從當(dāng)前窗格10提取的圖形特征出現(xiàn)偏差，進(jìn)而影響模擬結(jié)果，降低了cmp模擬結(jié)果的精度，從而導(dǎo)致集成電路的良率較低。

技術(shù)實現(xiàn)要素：

本發(fā)明的目的在于提供一種提取芯片版圖特征的方法、cmp仿真方法及系統(tǒng)，能夠提高cmp模擬結(jié)果的精度，從而保證集成電路的良率。

為解決上述問題，本發(fā)明提出一種提取芯片版圖特征的方法，包括：

讀取待處理的芯片版圖，將芯片版圖劃分成多個窗格；

對于芯片版圖內(nèi)任一窗格，先在所述窗格的周圍外延出多個虛擬窗格；

提取所述窗格以及每個虛擬窗格的特征參數(shù)；

為所述窗格以及每個虛擬窗格分配相應(yīng)的權(quán)重；

利用所述窗格以及每個虛擬窗格的特征參數(shù)和所述權(quán)重，計算所述窗格的等效特征參數(shù)。

進(jìn)一步的，將芯片版圖劃分成多個窗格的步驟包括：

從所述芯片版圖的起點開始，采用固定大小的窗格對芯片表面的版圖進(jìn)行順序劃分；

將窗格中的所有結(jié)構(gòu)等效為矩形。

進(jìn)一步的，所述固定大小與所述芯片版圖的工藝技術(shù)節(jié)點相適配。

進(jìn)一步的，所當(dāng)所述等效特征參數(shù)為cmp工藝模擬所需的參數(shù)時，將所述芯片版圖劃分成的多個窗格的尺寸小于或等于所述芯片版圖的平坦化長度。

進(jìn)一步的，當(dāng)所述等效特征參數(shù)為一待模擬工藝的模擬所需的參數(shù)時，根據(jù)所述芯片版圖的工藝技術(shù)節(jié)點以及所述待模擬工藝的參數(shù)要求，在所述窗格的周圍外延出多個虛擬窗格。

進(jìn)一步的，通過將所述窗格的相應(yīng)的邊向外移動一定距離，以在所述窗格的周圍外延出多個虛擬窗格。

進(jìn)一步的，每個所述虛擬窗格的大小均不超出所述窗格周圍的芯片版圖上的窗格。

進(jìn)一步的，當(dāng)所述窗格位于所述芯片版圖的內(nèi)部區(qū)域時，以所述窗格為中心，以所述窗格的各邊延長線為虛擬窗格的分界線，在所述窗格的左、右、上、下四個邊外側(cè)外延出8個虛擬窗格；當(dāng)所述窗格位于所述芯片版圖的邊界時，向所述芯片版圖的內(nèi)部方向外延出所述窗格周圍的多個虛擬窗格。

進(jìn)一步的，位于所述窗格的頂角位置的虛擬窗格的邊長為所述窗格的1/4～3/4。

進(jìn)一步的，所述8個虛擬窗格與所述窗格構(gòu)成的區(qū)域與所述窗格的形狀相似。

進(jìn)一步的，所述特征參數(shù)包括圖形密度、圖形線寬、圖形間距以及圖形周長中的至少一種。

進(jìn)一步的，根據(jù)所述窗格以及每個虛擬窗格的特征參數(shù)為所述窗格以及每 個虛擬窗格進(jìn)行權(quán)重分配；或者根據(jù)從所述芯片版圖的所有窗格的特征參數(shù)統(tǒng)計出的特征參數(shù)范圍為所述窗格以及每個虛擬窗格進(jìn)行權(quán)重分配。

本發(fā)明還提供一種cmp仿真方法，包括：

版圖劃分及特征提取步驟：采用上述之一的提取芯片版圖特征的方法來提取一待模擬的芯片版圖的等效特征參數(shù)；

cmp模擬步驟：選取一cmp模型，將所述等效特征參數(shù)作為所述cmp模型的參數(shù)進(jìn)行cmp工藝仿真；

結(jié)果輸出步驟：輸出所述cmp工藝仿真的仿真數(shù)據(jù)。

進(jìn)一步的，所述cmp熱點處cmp工藝仿真后的特征參數(shù)包括cmp層的厚度、表面高度、金屬碟形和介質(zhì)侵蝕中的至少一項。

進(jìn)一步的，輸出所述cmp工藝仿真的仿真數(shù)據(jù)的步驟包括：對cmp工藝仿真后的芯片表面進(jìn)行cmp熱點檢測，獲得cmp工藝仿真后的各個cmp熱點處的特征參數(shù)。

進(jìn)一步的，所述cmp仿真方法還包括測試校準(zhǔn)步驟：獲取所述芯片版圖對應(yīng)的測試芯片的cmp工后的實驗數(shù)據(jù)，將所述實驗數(shù)據(jù)與所述cmp工藝仿真的仿真數(shù)據(jù)對比，根據(jù)對比結(jié)果對所述版圖劃分及特征提取步驟和cmp模擬步驟進(jìn)行調(diào)整。

進(jìn)一步的，根據(jù)對比結(jié)果對所述版圖劃分及特征提取步驟和cmp模擬步驟進(jìn)行調(diào)整，包括：

在版圖劃分及特征提取步驟中，對外延出多個虛擬窗格時的外延參數(shù)進(jìn)行調(diào)整或?qū)λ鰴?quán)重進(jìn)行調(diào)整；和/或，

在cmp模擬步驟中，調(diào)整所述cmp模型的參數(shù)或者更換新的cmp模型。

本發(fā)明還提供一種cmp仿真系統(tǒng)，包括：

版圖劃分單元，用于讀取待模擬的芯片版圖，并對芯片版圖進(jìn)行窗格劃分，形成多個窗格；

特征提取單元，連接所述版圖劃分單元，用于根據(jù)上述之一的提取芯片版圖特征的方法來提取所述芯片版圖的等效特征參數(shù)；

cmp模擬單元，連接所述特征提取單元，用于提供多種cmp模型，并將所述等效特征參數(shù)作為所述cmp模型的參數(shù)進(jìn)行cmp工藝仿真；

結(jié)果輸出單元，用于輸出所述cmp工藝仿真的仿真數(shù)據(jù)。

進(jìn)一步的，所述特征提取單元包括：

虛擬窗格生成模塊，用于為所述芯片版圖上的任一窗格外延出在所述窗格周圍的多個虛擬窗格；

特征參數(shù)提取模塊，用于提取所述窗格以及每個虛擬窗格的特征參數(shù)；

權(quán)重分配模塊，用于為所述窗格以及每個虛擬窗格分配相應(yīng)的權(quán)重；以及，

等效特征計算模塊，用于根據(jù)所述窗格以及每個虛擬窗格的特征參數(shù)和所述權(quán)重，計算所述窗格的等效特征參數(shù)。

進(jìn)一步的，所述的cmp仿真系統(tǒng)，還包括校準(zhǔn)調(diào)整單元，用于獲取所述芯片版圖對應(yīng)的測試芯片的cmp工后的實驗數(shù)據(jù)，將所述實驗數(shù)據(jù)與所述cmp工藝仿真的仿真數(shù)據(jù)對比，根據(jù)對比結(jié)果對所述特征提取單元的參數(shù)和cmp模擬單元的參數(shù)進(jìn)行調(diào)整。

與現(xiàn)有技術(shù)相比，本發(fā)明的技術(shù)方案具有以下優(yōu)點：

1、先為芯片版圖中任一窗格外延出其周圍的多個虛擬窗格，再對該窗格及其虛擬窗格進(jìn)行特征參數(shù)提取和權(quán)重分配，從而利用該窗格及其虛擬窗格的特征參數(shù)提取和權(quán)重分配來獲得該窗格的等效特征參數(shù)，從而對于所述芯片版圖內(nèi)任一窗格，既考慮了一定區(qū)域內(nèi)其周圍環(huán)境對其的影響，又避免了現(xiàn)有技術(shù)中由于單單關(guān)注該窗格而產(chǎn)生偏差并導(dǎo)致模擬結(jié)果精度較低的問題，最終總體上提高了cmp仿真的精度，保證了集成電路的良率。

2、進(jìn)一步地設(shè)置每個所述虛擬窗格的大小均不超出關(guān)注的所述窗格周圍的芯片版圖上的窗格，從而關(guān)注在窗格周圍最直接影響窗格的等效特征計算的區(qū)域面積，大大減少了計算量，提高了特征提取速度，進(jìn)而提高了cmp仿真速度，最終縮短了集成電路的出品周期。

3、虛擬窗格的設(shè)置還在一定程度上減少了結(jié)果輸出的錯誤cmp熱點信息，保證了cmp工藝仿真的準(zhǔn)確性。

附圖說明

圖1是現(xiàn)有技術(shù)中提取芯片版圖特征的窗格結(jié)構(gòu)示意圖；

圖2是本發(fā)明具體實施例的提取芯片版圖特征的方法流程圖；

圖3a和3b是圖2所示方法中提取芯片版圖特征的窗格結(jié)構(gòu)示意圖；

圖4是本發(fā)明具體實施例的cmp仿真方法流程圖；

圖5是本發(fā)明具體實施例的cmp仿真系統(tǒng)結(jié)構(gòu)示意圖。

具體實施方式

為使本發(fā)明的目的、特征更明顯易懂，下面結(jié)合附圖對本發(fā)明的具體實施方式作進(jìn)一步的說明，然而，本發(fā)明可以用不同的形式實現(xiàn)，不應(yīng)只是局限在所述的實施例。

請參考圖2，本發(fā)明提出一種提取芯片版圖特征的方法，包括：

s1，讀取待處理的芯片版圖，將芯片版圖劃分成多個窗格；

s2，對于芯片版圖內(nèi)任一窗格，先在所述窗格的周圍外延出多個虛擬窗格；

s3，提取所述窗格以及每個虛擬窗格的特征參數(shù)；

s4，為所述窗格以及每個虛擬窗格分配相應(yīng)的權(quán)重；

s5，利用所述窗格以及每個虛擬窗格的特征參數(shù)和所述權(quán)重，計算所述窗格的等效特征參數(shù)。

芯片版圖結(jié)構(gòu)中通常包括一些不同種類的測試結(jié)構(gòu)以及一些真實版圖設(shè)計結(jié)構(gòu)和其它不同線寬與密度組合結(jié)構(gòu)，這些結(jié)構(gòu)中往往還包含很多長度、寬度、密度不同的結(jié)構(gòu)模塊，因此對一個芯片版圖進(jìn)行工藝模擬時，版圖劃分和特征參數(shù)提取的精確性顯得尤為重要，后續(xù)的所有工藝模擬過程都是基于劃分的窗格和所提取的特征參數(shù)進(jìn)行，而不同的版圖劃分方法和不同的特征參數(shù)提取方法，會導(dǎo)致不同的模擬結(jié)果。如果采用不合理的版圖劃分方法和特征參數(shù)提取方法，就將會增加后續(xù)模擬過程的復(fù)雜度，并降低工藝模擬結(jié)果的精度。下面以模擬cmp工藝前的芯片版圖特征提取為例，來詳細(xì)說明本發(fā)明的提取芯片版圖特征的方法。

在步驟s1中，首先將具有層次化結(jié)構(gòu)的芯片版圖進(jìn)行展平，具體地可以按照集成電路制造工藝中的金屬層，如第一金屬層m1至第八金屬層m8，依次展開，展平的原則是遍歷物理版圖數(shù)據(jù)，保留金屬圖形數(shù)據(jù)，金屬層號相同的圖形放在同一個集合之內(nèi)，而金屬層號不同的圖形放在不同的集合之內(nèi)，由此可以獲得8張子芯片版圖，進(jìn)而獲得一張完整的芯片版圖。然后，可以根據(jù)所述芯片版圖的技術(shù)節(jié)點以及待模擬工藝的要求，對所待處理的芯片版圖進(jìn)行窗格 劃分，將所述芯片版圖劃分成多個窗格單元。例如在納米級集成電路物理設(shè)計過程中，芯片版圖的銅層金屬互連結(jié)構(gòu)具有相似的幾何布局特征，為了減小計算量，提高版圖劃分效率和提取版圖特征的速度，可以根據(jù)待模擬的工藝(例如cmp工藝)要求來設(shè)定一納米級固定大小的窗格，然后從所述芯片版圖的起點開始，采用該納米級固定大小的窗格(例如是正方形的窗格)對芯片表面的版圖進(jìn)行順序劃分，并將窗格中的所有結(jié)構(gòu)等效為矩形(特別是一些非矩形的互連結(jié)構(gòu))，并進(jìn)一步將在某些位置的窗格的大小稍作調(diào)整，例如芯片版圖的邊界位置的窗格，由此最終形成一張n行×m列格點構(gòu)成的窗格版，每個窗格具有自己的變化和處理順序。其中，所述固定大小的窗格的尺寸需要根據(jù)所述芯片版圖的工藝技術(shù)節(jié)點做相應(yīng)的選擇和調(diào)整，即需要與所述芯片版圖的工藝技術(shù)節(jié)點相適配。例如，所述芯片版圖的工藝技術(shù)節(jié)點在20nm以下時，所述固定大小的窗格的尺寸可以選取為10nm*10nm；所述芯片版圖的工藝技術(shù)節(jié)點在20nm以上時，所述固定大小的窗格的尺寸可以選取為20nm*20nm。需要說明的是，在實際應(yīng)用過程中，窗格的形狀不僅限于方形或矩形，也可根據(jù)需要將版圖劃分為其它形狀的窗格，例如圓形，并且所劃分的各個窗格的尺寸可以不同。窗格的尺寸可以根據(jù)芯片版圖不同區(qū)域的高低起伏來進(jìn)行一定的選擇，一般選取窗格尺寸的原則是：不小于版圖的cmp平坦化長度；所謂平坦化長度是指芯片加工工藝線的cmp實驗測試測得的不同圖形之間平坦性的影響的最小尺寸，簡單來說就是，可以認(rèn)為在以平坦化長度為尺寸的區(qū)域內(nèi)版圖圖形近似平坦；為了保證所提取的版圖圖形特征的精確度，窗格的劃分尺寸優(yōu)選的小于或等于芯片版圖的平坦化長度。

由于cmp工藝存在鄰近效應(yīng)，即芯片版圖中任一窗格cmp后的實際效果會受到該窗格周圍圖形特征的影響，因此，在提取每個窗格的等效特征參數(shù)時需要考慮每個窗格周圍的圖形特征對于該窗格的影響，步驟s2至s5所示的過程考慮了該鄰近效應(yīng)，最終精確提取出了每個窗格的等效特征參數(shù)。

其中，在步驟s2中，根據(jù)所述芯片版圖的技術(shù)節(jié)點以及待模擬工藝的參數(shù)要求，選取了對每個窗格影響最大的緊要區(qū)域來作為窗格等效特征參數(shù)計算時的參考，即在每個窗格周圍外延出多個鄰接該窗格的虛擬窗格作為計算用的參考，以在減少計算量的同時保證等效特征參數(shù)的提取精度。在為每個窗格外延虛擬窗格時，優(yōu)選地，通過在芯片版圖范圍內(nèi)橫向位移、縱向位移所述窗格的 各邊，來外延出圍繞在該窗格周邊的虛擬窗格。當(dāng)所述窗格位于所述芯片版圖的內(nèi)部區(qū)域時，請參考圖3a，以所述窗格為中心，以所述窗格的各邊延長線為虛擬窗格的分界線，在所述窗格的左、右、上、下四個邊外側(cè)外延出8個虛擬窗格；當(dāng)所述窗格位于所述芯片版圖的邊界時，請參考圖3b，向所述芯片版圖的內(nèi)部方向外延出所述窗格周圍的多個虛擬窗格。外延出的每個所述虛擬窗格的大小均不超出所述窗格周圍的芯片版圖上的窗格，位于所述窗格的頂角位置的虛擬窗格的邊長為所述窗格的1/4～3/4。具體地，在圖3a所示的實施例中，步驟s1后的芯片版圖為二維平面圖形，被劃分為多行多列的窗格結(jié)構(gòu)，在步驟s2中為芯片版圖內(nèi)部區(qū)域的任一窗格10(即圖2中的窗格i)外延了8個虛擬窗格，具體是：窗格10的上、下邊沿y軸向上、向下分別平移1/2邊長，窗格10的左、右邊沿y軸向左、向右分別平移1/2邊長，從而得到一個與窗格10形成相似的虛擬區(qū)域11，虛擬區(qū)域11包圍窗格10，窗格10的各個邊的延長線劃分該虛擬區(qū)域11為8個小的虛擬窗格110、111、112、113、114、115、116、117。在計算窗格10的等效特征參數(shù)時，將這8個虛擬窗格對窗格10的影響一并考慮在內(nèi)，即在步驟s3中需要同時提取8個虛擬窗格和窗格10的特征參數(shù)，包括特征圖形的長度、線寬、周長、面積、密度及間距中的至少一種；接著在步驟s4中為8個虛擬窗格和窗格10設(shè)置(分配)用于計算窗格10的等效特征參數(shù)的權(quán)重，各個虛擬窗格的權(quán)重可以是0.25、0.5、1或者0～1中的任一數(shù)值。該權(quán)重的分配原則可以根據(jù)步驟s3中提取出的窗格10以及每個虛擬窗格的特征參數(shù)來設(shè)置，也可以根據(jù)預(yù)先統(tǒng)計出的芯片版圖中所有窗格的特征參數(shù)范圍來設(shè)置，還可以根據(jù)每個虛擬窗格中包含的特征結(jié)構(gòu)的數(shù)量來設(shè)置。在步驟s5中可以根據(jù)步驟s3中提取出的窗格10以及每個虛擬窗格的特征參數(shù)以及步驟s4中分配的權(quán)重來進(jìn)行加權(quán)平均計算，獲得窗格10的等效特征參數(shù)。遍歷芯片版圖的所有窗格，可以獲得芯片版圖的所有窗格的等效特征參數(shù)，這些特征參數(shù)可以直接用于后續(xù)的工藝模擬過程。在圖3b所示的實施例中，對于位于芯片版圖邊界的最下角區(qū)域的窗格10a，步驟s2向芯片版圖的內(nèi)部方向為窗格10a外延出3個包圍窗格10a的虛擬窗格110a、111a、112a，步驟s3至步驟s5將結(jié)合3個虛擬窗格的特征參數(shù)來最終獲得窗格10a的等效特征參數(shù)。

依照步驟s2至s5的過程遍歷芯片版圖上所有的窗格，可以提取出芯片版圖上所有的窗格的等效特征參數(shù)，以待后續(xù)步驟使用。用作后續(xù)工藝模擬使用。

需要說明的是，芯片版圖中的每個窗格的多個虛擬窗格相對該窗格的位移可以不盡相同。芯片版圖中的相鄰窗格的虛擬窗格可以有重復(fù)的部分，由此實現(xiàn)圖形特征的一次提取，多次利用，提高等效特征參數(shù)的計算效率。芯片版圖中的相鄰窗格的虛擬窗格也可以完全重復(fù)，由此限制每個虛擬窗格的大小，從而降低在對虛擬窗格進(jìn)行圖形特征提取過程中的計算復(fù)雜度，提高芯片版圖圖形特征提取的整體效率。

由上所述，本發(fā)明提供的提取芯片版圖特征的方法，先為芯片版圖中每個窗格外延出其周圍的多個虛擬窗格，再對該窗格及其虛擬窗格進(jìn)行特征參數(shù)提取和權(quán)重分配，從而利用該窗格及其虛擬窗格的特征參數(shù)提取和權(quán)重分配來獲得該窗格的等效特征參數(shù)，從而對于所述芯片版圖內(nèi)任一窗格，既考慮了一定區(qū)域內(nèi)其周圍環(huán)境對其的影響，又避免了現(xiàn)有技術(shù)中由于單單關(guān)注該窗格而產(chǎn)生偏差并導(dǎo)致模擬結(jié)果精度較低的問題，最終總體上提高了cmp仿真的精度，保證了集成電路的良率。進(jìn)一步地設(shè)置每個所述虛擬窗格的大小均不超出關(guān)注的所述窗格周圍的芯片版圖上的窗格，從而關(guān)注在窗格周圍最直接影響窗格的等效特征計算的區(qū)域面積，大大減少了計算量，提高了特征提取速度。

請參考圖4，本發(fā)明還提供一種cmp仿真方法，包括：

s41，版圖劃分及特征提取步驟：采用上述之一的提取芯片版圖特征的方法來提取一待模擬的芯片版圖的等效特征參數(shù)；

s42，cmp模擬步驟：選取一cmp模型，將所述等效特征參數(shù)作為所述cmp模型的參數(shù)進(jìn)行cmp工藝仿真；

s43，結(jié)果輸出步驟：輸出所述cmp工藝仿真的仿真數(shù)據(jù)；

s44，測試校準(zhǔn)步驟：獲取所述芯片版圖對應(yīng)的測試芯片的cmp工后的實驗數(shù)據(jù)，將所述實驗數(shù)據(jù)與所述cmp工藝仿真的仿真數(shù)據(jù)對比，根據(jù)對比結(jié)果對所述版圖劃分及特征提取步驟和cmp模擬步驟進(jìn)行調(diào)整。

步驟s41的具體過程請參考圖2所示的步驟s1至s5，按照步驟s1至s5，讀取待cmp工藝模擬的芯片版圖的版圖數(shù)據(jù)，并對芯片版圖進(jìn)行窗格劃分，提取到芯片版圖中所有窗格的等效特征參數(shù)，即cmp工藝模擬所需要的數(shù)據(jù)，在此不再贅述。

步驟s42中，從cmp仿真系統(tǒng)中選取合適的cmp模型，將步驟s41獲得 的各個窗格的等效特征參數(shù)自動輸入到該cmp模型中，對每個窗格進(jìn)行cmp工藝仿真，從而得到芯片的表面高度、金屬碟形和介質(zhì)侵蝕等。

步驟s43中，進(jìn)行cmp仿真結(jié)果輸出，即將cmp模擬得到的表面高度、金屬碟形和介質(zhì)侵蝕等輸出到其他軟件(如熱點分析工具和寄生參數(shù)提取工具等)進(jìn)行后續(xù)處理。對于熱點分析，首先進(jìn)行有效cmp熱點檢測，例如根據(jù)每個窗格中的圖形特征的表面高度的變化程度大小獲得變化程度超過一定范圍的圖形特征作為有效cmp熱點，然后根據(jù)窗格信息將各個有效cmp熱點的表面高度、金屬碟形和介質(zhì)侵蝕等數(shù)據(jù)輸出，最終形成整個芯片版圖的有效cmp熱點的圖表。經(jīng)過仿真測試發(fā)現(xiàn)，利用虛擬窗格來獲得精度較高的窗格等效特征參數(shù)，在cmp工藝仿真后輸出的錯誤cmp熱點信息大大減少，cmp工藝仿真的準(zhǔn)確性大大提高。

步驟s44中，利用待模擬的芯片版圖及其制作工藝條件制備出相應(yīng)的測試芯片，對所述測試芯片進(jìn)行cmp工藝，記錄所述測試芯片cmp工藝后的實驗數(shù)據(jù)，將該實驗數(shù)據(jù)與步驟s43中輸出的仿真數(shù)據(jù)進(jìn)行對比，然后根據(jù)對比結(jié)果對所述版圖劃分及特征提取步驟和cmp模擬步驟進(jìn)行調(diào)整，包括：

在版圖劃分及特征提取步驟中，對外延出多個虛擬窗格時的外延參數(shù)進(jìn)行調(diào)整或?qū)λ鰴?quán)重進(jìn)行調(diào)整；和/或(即方案二選一或者兩者兼具)，

在cmp模擬步驟中，調(diào)整所述cmp模型的參數(shù)或者更換新的cmp模型。

需要說明的是步驟s44中的“獲取所述芯片版圖對應(yīng)的測試芯片的cmp工后的實驗數(shù)據(jù)”的順序不限定于在cmp工藝仿真方法的最后階段完成，可以在步驟s41至s44的任何步驟之前或之后完成。

請參考圖5，本發(fā)明還提供一種cmp仿真系統(tǒng)，包括：

版圖劃分單元51，用于讀取待模擬的芯片版圖，并對芯片版圖進(jìn)行窗格劃分，形成多個窗格；

特征提取單元52，連接所述版圖劃分單元51，用于根據(jù)上述之一的提取芯片版圖特征的方法來提取所述芯片版圖的等效特征參數(shù)；

cmp模擬單元53，連接所述特征提取單元52，用于提供多種cmp模型，并將所述等效特征參數(shù)作為所述cmp模型的參數(shù)進(jìn)行cmp工藝仿真；

結(jié)果輸出單元54，連接所述cmp模擬單元53，可以包括顯示屏等單元，用于輸出所述cmp工藝仿真的仿真數(shù)據(jù)。

其中，版圖劃分單元51中劃分的窗格可以為方形、矩形、圓形或者橢圓形等。

所述特征提取單元52包括：

虛擬窗格生成模塊521，用于為所述芯片版圖上的任一窗格外延出在所述窗格周圍的多個虛擬窗格；

特征參數(shù)提取模塊522，用于提取所述窗格以及每個虛擬窗格的特征參數(shù)；

權(quán)重分配模塊523，用于為所述窗格以及每個虛擬窗格分配相應(yīng)的權(quán)重；以及，

等效特征計算模塊524，用于根據(jù)所述窗格以及每個虛擬窗格的特征參數(shù)和所述權(quán)重，計算所述窗格的等效特征參數(shù)。

本實施例中，所述的cmp仿真系統(tǒng)還包括校準(zhǔn)調(diào)整單元55，用于獲取所述芯片版圖對應(yīng)的測試芯片的cmp工后的實驗數(shù)據(jù)，將所述實驗數(shù)據(jù)與所述cmp工藝仿真的仿真數(shù)據(jù)對比，根據(jù)對比結(jié)果對所述特征提取單元的參數(shù)和cmp模擬單元的參數(shù)進(jìn)行調(diào)整。

本發(fā)明實施例所提供的cmp工藝仿真方法及系統(tǒng)，在對芯片版圖劃分的窗格進(jìn)行等效特征參數(shù)提取時，充分考慮了cmp工藝中芯片版圖的窗格之間的鄰近效應(yīng)，將每個窗格周圍外延出的虛擬窗格區(qū)域內(nèi)的圖形特征參數(shù)與該窗格自身的圖形特征參數(shù)進(jìn)行加權(quán)平均，提高了每個窗格的等效特征參數(shù)的提取精度，從而實現(xiàn)了芯片版圖表面形貌的準(zhǔn)確預(yù)測，提高了cmp工藝仿真的準(zhǔn)確性，效率較高，降低了集成電路的研發(fā)成本。

此外，由于本發(fā)明實施例所提供的技術(shù)方案中，虛擬窗格的尺寸可以進(jìn)行優(yōu)化設(shè)置，從而可以直接忽略窗格周圍的影響較小的區(qū)域，只選取緊要區(qū)域參與計算，能在一定程度上減少結(jié)果輸出時的錯誤cmp熱點檢測，保證了cmp工藝仿真的準(zhǔn)確性，簡單可靠，計算復(fù)雜度明顯降低，計算效率有效提高，能夠滿足正確預(yù)測cmp工藝后芯片表面形貌的要求,特別適用于工藝相對成熟、工藝穩(wěn)定性高的芯片代工工廠與電路設(shè)計人員的設(shè)計參考流程，和新一代納米芯片設(shè)計的物理設(shè)計開發(fā)流程，從而大大縮短集成電路的出品周期，加速產(chǎn)品上市時間。

顯然，本領(lǐng)域的技術(shù)人員可以對發(fā)明進(jìn)行各種改動和變型而不脫離本發(fā)明的精神和范圍。這樣，倘若本發(fā)明的這些修改和變型屬于本發(fā)明權(quán)利要求及其 等同技術(shù)的范圍之內(nèi)，則本發(fā)明也意圖包含這些改動和變型在內(nèi)。