技術(shù)編號(hào)：11627764
提示：您尚未登錄，請(qǐng)點(diǎn) 登 陸 后下載，如果您還沒有賬戶請(qǐng)點(diǎn) 注 冊(cè) ，登陸完成后，請(qǐng)刷新本頁(yè)查看技術(shù)詳細(xì)信息。本發(fā)明涉及集成電路設(shè)計(jì)技術(shù)領(lǐng)域，尤其涉及一種提取芯片版圖特征的方法、CMP仿真方法及系統(tǒng)。背景技術(shù)半個(gè)多世紀(jì)以來(lái)集成電路行業(yè)發(fā)展迅速，遵循著摩爾定律(Moore'sLaw)，晶圓上晶體管的集成密度每18個(gè)月提高一倍，相應(yīng)的器件特征尺寸同步縮小為原來(lái)的0.7倍，先進(jìn)的技術(shù)節(jié)點(diǎn)已達(dá)到65nm、45nm，甚至32nm、23nm。然而，隨著集成電路特征尺寸的不斷縮小，生產(chǎn)工藝中影響芯片性能和生產(chǎn)良率的因素越來(lái)越多，特別是進(jìn)入65nm、45nm及以后的工藝節(jié)點(diǎn)，各種缺陷對(duì)成品率的影響程度愈顯突出。理想的晶...
注意：該技術(shù)已申請(qǐng)專利，請(qǐng)尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識(shí)儲(chǔ)備，不適合論文引用。
請(qǐng)注意，此類技術(shù)沒有源代碼，用于學(xué)習(xí)研究技術(shù)思路。