技術(shù)總結(jié)
本發(fā)明適用于集成電路技術(shù)領(lǐng)域，提供了一種軟硬件協(xié)同設(shè)計(jì)的驗(yàn)證方法，以解決純軟件運(yùn)行方式處理時(shí)間長，并且限制了CPU運(yùn)行效率的問題。所述方法包括：讀取待測試數(shù)據(jù)；對所述待測試數(shù)據(jù)進(jìn)行硬件運(yùn)算，獲取運(yùn)算結(jié)果；將所述運(yùn)算結(jié)果與預(yù)置結(jié)果進(jìn)行對比，并輸出對比結(jié)果，所述對比結(jié)果用于驗(yàn)證軟硬件協(xié)同設(shè)計(jì)的準(zhǔn)確性。通過本發(fā)明，將可綜合部分映射到特殊硬件元件來進(jìn)行硬件加速，從而減少運(yùn)行時(shí)間，提高CPU的運(yùn)行效率，減輕CPU的運(yùn)行負(fù)擔(dān)。

技術(shù)研發(fā)人員：許思源;葉媲舟;黎冰;涂柏生
受保護(hù)的技術(shù)使用者：深圳市博巨興實(shí)業(yè)發(fā)展有限公司
文檔號碼：201510583289
技術(shù)研發(fā)日：2015.09.14
技術(shù)公布日：2017.03.22