1.一種軟硬件協(xié)同設(shè)計(jì)的驗(yàn)證方法，其特征在于，包括：
讀取待測(cè)試數(shù)據(jù)；
對(duì)所述待測(cè)試數(shù)據(jù)進(jìn)行硬件運(yùn)算，獲取運(yùn)算結(jié)果；
將所述運(yùn)算結(jié)果與預(yù)置結(jié)果進(jìn)行對(duì)比，并輸出對(duì)比結(jié)果，所述對(duì)比結(jié)果用于驗(yàn)證軟硬件協(xié)同設(shè)計(jì)的準(zhǔn)確性。
2.根據(jù)權(quán)利要求1所述的軟硬件協(xié)同設(shè)計(jì)的驗(yàn)證方法，其特征在于，所述對(duì)所述待測(cè)試數(shù)據(jù)進(jìn)行硬件運(yùn)算包括：
通過(guò)基準(zhǔn)套件對(duì)所述待測(cè)試數(shù)據(jù)進(jìn)行硬件運(yùn)算。
3.根據(jù)權(quán)利要求2所述的軟硬件協(xié)同設(shè)計(jì)的驗(yàn)證方法，其特征在于，所述基準(zhǔn)套件包括不可綜合部分和可綜合部分，則所述通過(guò)基準(zhǔn)套件對(duì)所述待測(cè)試數(shù)據(jù)進(jìn)行硬件運(yùn)算包括：
通過(guò)所述不可綜合部分控制所述可綜合部分執(zhí)行對(duì)所述待測(cè)試數(shù)據(jù)的硬件運(yùn)算。
4.根據(jù)權(quán)利要求3所述的軟硬件協(xié)同設(shè)計(jì)的驗(yàn)證方法，其特征在于，所述將所述運(yùn)算結(jié)果與預(yù)置結(jié)果進(jìn)行對(duì)比包括：
通過(guò)所述不可綜合部分執(zhí)行對(duì)所述運(yùn)算結(jié)果與預(yù)置結(jié)果的對(duì)比。
5.根據(jù)權(quán)利要求4所述的軟硬件協(xié)同設(shè)計(jì)的驗(yàn)證方法，其特征在于，所述不可綜合部分被映射到可配置片上系統(tǒng)CSoC的處理器。
6.根據(jù)權(quán)利要求4所述的軟硬件協(xié)同設(shè)計(jì)的驗(yàn)證方法，其特征在于，所述可綜合部分被映射到CSoC的現(xiàn)場(chǎng)可編程門陣列FPGA。
7.一種軟硬件協(xié)同設(shè)計(jì)的驗(yàn)證裝置，其特征在于，包括：
讀取模塊，用于讀取待測(cè)試數(shù)據(jù)；
處理模塊，用于對(duì)所述待測(cè)試數(shù)據(jù)進(jìn)行硬件運(yùn)算，獲取運(yùn)算結(jié)果；
對(duì)比輸出模塊，用于將所述運(yùn)算結(jié)果與預(yù)置結(jié)果進(jìn)行對(duì)比，并輸出對(duì)比結(jié)果，所述對(duì)比結(jié)果用于驗(yàn)證軟硬件協(xié)同設(shè)計(jì)的準(zhǔn)確性。
8.根據(jù)權(quán)利要求7所述的軟硬件協(xié)同設(shè)計(jì)的驗(yàn)證裝置，其特征在于，所述處理模塊包括基準(zhǔn)套件子模塊，用于通過(guò)基準(zhǔn)套件對(duì)所述待測(cè)試數(shù)據(jù)進(jìn)行硬件運(yùn)算。
9.根據(jù)權(quán)利要求8所述的軟硬件協(xié)同設(shè)計(jì)的驗(yàn)證裝置，其特征在于，
所述基準(zhǔn)套件包括不可綜合部分和可綜合部分；
所述基準(zhǔn)套件子模塊，還用于通過(guò)所述不可綜合部分控制所述可綜合部分執(zhí)行對(duì)所述待測(cè)試數(shù)據(jù)的硬件運(yùn)算；
所述對(duì)比輸出模塊，還用于通過(guò)所述不可綜合部分執(zhí)行對(duì)所述運(yùn)算結(jié)果與預(yù)置結(jié)果的對(duì)比。
10.根據(jù)權(quán)利要求9所述的軟硬件協(xié)同設(shè)計(jì)的驗(yàn)證裝置，其特征在于，
所述不可綜合部分被映射到可配置片上系統(tǒng)CSoC的處理器；
所述可綜合部分被映射到CSoC的現(xiàn)場(chǎng)可編程門陣列FPGA。