本發(fā)明涉及一種數(shù)據(jù)傳輸系統(tǒng)，具體涉及一種基于ChipScope的測試平臺，屬于計算機智能控制技術領域。

背景技術：

B3G項目需要開發(fā)專用的調試工具將各模塊計算產生的大量數(shù)據(jù)傳輸?shù)接嬎銠C上，再通過仿真鏈路來驗證模塊的設計，B3G測試平臺還提供了誤碼率測試的功能，H3G測試平臺的硬件是基于內嵌PowerPC^TM 405硬核的FFGA進行開發(fā)，在PowerPC^TM 405的外圍總線上開發(fā)了串口控制器、B3G測試工具、雙倍數(shù)據(jù)流(DDR)內存控制器、中斷控制器等外設；整個系統(tǒng)還需要時鐘、輔助邏輯等模塊；為了方便H3G測試平臺的調試，將ChipScope^TM核也嵌入到了平臺中。因此，基于以上理論，提出一種基于ChipScope的測試平臺。

技術實現(xiàn)要素：

（一）要解決的技術問題

為解決上述問題，本發(fā)明提出了一種基于ChipScope的測試平臺，系統(tǒng)靈活性好，且可靠性高。

（二）技術方案

本發(fā)明的基于ChipScope的測試平臺，包括計算機系統(tǒng)，及與計算機系統(tǒng)電連接的下載電纜，及與下載電纜通過JTAG端口連接的ML310板；所述ML310板上設置有測試板；所述測試板包括測試工具，及與測試工具電連接的存儲器。

進一步地，所述測試工具與存儲器之間電連接有總線。

進一步地，所述計算機系統(tǒng)中安裝有ChipScope軟件。

進一步地，所述測試板為FPGA測試板。

（三）有益效果

與現(xiàn)有技術相比，本發(fā)明的基于ChipScope的測試平臺，利用FPGA測試板中未使用的存儲器中的空白內存，將想要觀察的信，寄存器、網線實時地存到這些空白內存中，然后根據(jù)用戶設定的觸發(fā)條件生成特定的地址譯碼選擇數(shù)據(jù)讀出，送到JTAG端口，最后在計算機中根據(jù)這些數(shù)據(jù)動態(tài)地畫出時序波形來。

附圖說明

圖1是本發(fā)明的整體系統(tǒng)結構示意圖。

具體實施方式

如圖1和圖2所示的一種基于ChipScope的測試平臺，包括計算機系統(tǒng)1，及與計算機系統(tǒng)1電連接的下載電纜2，及與下載電纜2通過JTAG端口3連接的ML310板4；所述ML310板4上設置有測試板5；所述測試板5包括測試工具51，及與測試工具51電連接的存儲器52。

所述測試工具51與存儲器52之間電連接有總線53。

所述計算機系統(tǒng)1中安裝有ChipScope軟件。

所述測試板5為FPGA測試板。

本發(fā)明的基于ChipScope的測試平臺的工作原理：利用FPGA測試板中未使用的存儲器中的空白內存，將想要觀察的信，寄存器、網線實時地存到這些空白內存中，然后根據(jù)用戶設定的觸發(fā)條件生成特定的地址譯碼選擇數(shù)據(jù)讀出，送到JTAG端口，最后在計算機中根據(jù)這些數(shù)據(jù)動態(tài)地畫出時序波形來。

上面所述的實施例僅僅是對本發(fā)明的優(yōu)選實施方式進行描述，并非對本發(fā)明的構思和范圍進行限定。在不脫離本發(fā)明設計構思的前提下，本領域普通人員對本發(fā)明的技術方案做出的各種變型和改進，均應落入到本發(fā)明的保護范圍，本發(fā)明請求保護的技術內容，已經全部記載在權利要求書中。