本發(fā)明涉及一種FPGA編程硬件電路設(shè)計(jì)，特別適用于反熔絲FPGA的編程器硬件設(shè)計(jì)。

背景技術(shù)：

FPGA根據(jù)實(shí)現(xiàn)邏輯功能的不同，可以分為基于SRAM結(jié)構(gòu)的FPGA、基于反熔絲結(jié)構(gòu)的FPGA等。SRAM結(jié)構(gòu)的FPGA結(jié)構(gòu)簡(jiǎn)單，但是缺點(diǎn)是掉電后配置信息丟失，下一次上電后，必須要重新下載配置信息才能工作。而反熔絲FPGA掉電后，配置信息不會(huì)丟失，上電后可直接工作。另外反熔絲結(jié)構(gòu)抗輻照能力強(qiáng)，性能安全可靠，適合軍用和宇航級(jí)器件。

反熔絲是一種在兩個(gè)導(dǎo)通層之間加一層絕緣層構(gòu)成的半導(dǎo)體器件。在未編程狀態(tài)下處于開路狀態(tài)，導(dǎo)通層之間的電阻非常大。當(dāng)在反熔絲兩端加上編程電壓后，反熔絲將由高阻抗變?yōu)榈妥杩梗瑢?shí)現(xiàn)了導(dǎo)通層間的連接。

對(duì)反熔絲FPGA進(jìn)行編程需要反熔絲FPGA編程器。反熔絲的編程需要嚴(yán)格的時(shí)序以及電壓要求。編程器需要在指定的反熔絲一端施加持續(xù)的高電平脈沖，同時(shí)編程器需要實(shí)時(shí)檢測(cè)反熔絲的燒錄情況，在反熔絲編程后要停止繼續(xù)編程，以防過燒，影響到其他的反熔絲。

目前，反熔絲編程器主要依賴進(jìn)口，一方面，價(jià)格昂貴；另一方面，編程過程不可控，不能對(duì)想要編程的反熔絲進(jìn)行編程。

技術(shù)實(shí)現(xiàn)要素：

為了克服上述現(xiàn)有技術(shù)的不足，本發(fā)明提出了一種用于反熔絲FPGA的編程器設(shè)計(jì)。

本發(fā)明所采取的技術(shù)方案包括：用于與上位機(jī)通信的FPGA芯片電路；與用于反熔絲編程的多路編程電壓產(chǎn)生電路；與用于采集電壓的多路電壓采集電路；與用于實(shí)時(shí)檢測(cè)反熔絲電阻的電阻檢測(cè)電路。

其中與上位機(jī)通信的FPGA芯片電路通過USB接口接收上位機(jī)編程信息。FPGA將從上位機(jī)接收的編程信息保存在存儲(chǔ)器中，然后FPGA芯片從存儲(chǔ)器中讀取編程信息，根據(jù)編程信息提供多路電壓控制信號(hào)給多路編程電壓產(chǎn)生電路。多路編程電壓產(chǎn)生電路根據(jù)FPGA芯片提供的信號(hào)產(chǎn)生多路編程控制電壓以對(duì)反熔絲FPGA芯片進(jìn)行編程。因?yàn)镕PGA芯片是并行執(zhí)行，所以能夠同時(shí)的產(chǎn)生多路編程電壓。很容易的實(shí)現(xiàn)反熔絲FPGA編程時(shí)序。

電壓檢測(cè)電路可以實(shí)時(shí)檢測(cè)多路控制電壓，并發(fā)送給FPGA芯片，F(xiàn)PGA芯片在將數(shù)據(jù)發(fā)送給上位機(jī)，讓上位機(jī)知道編程狀態(tài)。電阻檢測(cè)電路實(shí)際是一個(gè)電流檢測(cè)電路，通過檢測(cè)電流，并進(jìn)行相關(guān)換算，即可得知電阻。在反熔絲未編程下，阻值很大，因此電流很小。當(dāng)反熔絲編程后，阻值較小，因此電流較大，因此通過檢測(cè)電流值即可判斷反熔絲是否編程成功。

根據(jù)本發(fā)明的一個(gè)方面，所述與上位機(jī)通信的FPGA芯片電路使用USB與上位機(jī)進(jìn)行通信。按照上位機(jī)的編程信息，在規(guī)定的編程時(shí)序上產(chǎn)生多路編程控制信號(hào)。存儲(chǔ)器，用于存儲(chǔ)上位機(jī)發(fā)送的編程信息，同時(shí)FPGA芯片從中讀取編程信息。此存儲(chǔ)器實(shí)現(xiàn)對(duì)反熔絲FPGA編程的pingpong操作，當(dāng)對(duì)反熔絲進(jìn)行編程的時(shí)候，同時(shí)接收編程信息，可以大大減少在編程過程中FPGA芯片電路與上位機(jī)的通信時(shí)間，提高編程效率。

根據(jù)本發(fā)明的一個(gè)方面，所述用于反熔絲編程的多路編程電壓產(chǎn)生電路用于對(duì)反熔絲FPGA芯片進(jìn)行編程。該電路給編程反熔絲提供編程電壓，通過持續(xù)施加編程電壓脈沖實(shí)現(xiàn)反熔絲的燒錄。

根據(jù)本發(fā)明的一個(gè)方面，電阻檢測(cè)電路采集反熔絲編程通路上的電流在一個(gè)小電阻上產(chǎn)生的電壓，當(dāng)反熔絲成功編程時(shí)，電壓發(fā)生改變。電壓檢測(cè)電路實(shí)時(shí)檢測(cè)該電壓，并發(fā)送給上位機(jī)進(jìn)行判斷，當(dāng)電壓超過設(shè)定的閾值時(shí)，判定反熔絲已編程成功，停止發(fā)送燒錄電壓。

附圖說明

圖1為本發(fā)明的反熔絲FPGA編程器系統(tǒng)框圖。

圖2為本發(fā)明的FPGA芯片與上位機(jī)電路框圖。

圖3為本發(fā)明的多路控制電壓產(chǎn)生和控制電路原理圖。

圖4為本發(fā)明的多路電壓采集電路原理圖。

圖5為本發(fā)明的電阻檢測(cè)電路原理圖。

具體實(shí)施方式

下面結(jié)合附圖對(duì)本發(fā)明進(jìn)行詳細(xì)描述。

圖1所示為本發(fā)明一種實(shí)施方式的反熔絲FPGA編程器系統(tǒng)框圖。該系統(tǒng)框圖包括：上位機(jī)PC、FPGA芯片、多路編程電壓產(chǎn)生電路、多路電壓采集電路、電阻檢測(cè)電路和反熔絲FPGA。其中FPGA芯片、多路編程電壓產(chǎn)生電路、多路電壓采集電路和電阻檢測(cè)電路是反熔絲FPGA編程器的主要部分，如圖1虛線框中所示。反熔絲FPGA編程器FPGA芯片接收上位機(jī)PC的編程信息，產(chǎn)生多路控制數(shù)字信號(hào)到多路編程電壓產(chǎn)生電路。其中，多路編程電壓產(chǎn)生電路的其中一路電壓輸出經(jīng)過電阻檢測(cè)電路連接到反熔絲FPGA編程電壓接口。多路編程電壓和電阻檢測(cè)電路的輸出作為多路電壓采集電路的輸入，多路電壓采集電路的輸出傳送給FPGA芯片。FPGA芯片該數(shù)據(jù)處理后傳送給上位機(jī)。

圖2所示為本發(fā)明一種實(shí)施方式的FPGA芯片與上位機(jī)通信電路框圖。如圖所示，上位機(jī)與FPGA芯片通過USB接口進(jìn)行通信。FPGA芯片接收上位機(jī)的編程信息。根據(jù)編程信息，F(xiàn)PGA芯片產(chǎn)生多路控制數(shù)字信號(hào)并傳送到多路控制電壓產(chǎn)生電路。同時(shí)FPGA芯片接收多路電壓采集電路所采集到的電壓，進(jìn)行處理后發(fā)送給上位機(jī)。

圖3所示為本發(fā)明的一種實(shí)施方式的多路編程電壓產(chǎn)生電路原理圖。該電路原理圖包括：多路DAC和多路運(yùn)算放大器。1為FPGA芯片提供的控制數(shù)字信號(hào)。DAC將輸入的控制數(shù)字信號(hào)轉(zhuǎn)化為模擬信號(hào)輸出。由于DAC輸出電壓不滿足編程電壓要求，所以在后級(jí)要加一級(jí)放大電路，將輸出電壓進(jìn)行放大。放大電路采用運(yùn)算放大器來設(shè)計(jì)，用運(yùn)算放大器構(gòu)成同相放大器。放大的倍數(shù)為1+R2/R1。運(yùn)算放大器的輸出2連接到電壓檢測(cè)電路、電阻檢測(cè)電路和反熔絲FPGA芯片編程電壓相關(guān)引腳。以上只是多路電壓產(chǎn)生的其中一路，其他幾路也是同樣的原理。

圖4所示為本發(fā)明的一種實(shí)施方式的電壓采集原理圖。該原理圖包括：電阻 分壓電路、跟隨電路和ADC。1為采集的電壓。電阻分壓電路將欲采集的電壓進(jìn)行分壓，因?yàn)榫幊屉妷菏潜容^高的，超過ADC能轉(zhuǎn)換電壓的最大范圍，因此需要將采集電壓降低。分壓后的電壓為輸入電壓的R2/(R1+R2)。后級(jí)跟一個(gè)跟隨電路，輸出電壓跟隨運(yùn)算放大器的正輸入端的電壓。跟隨電路將前后級(jí)隔離開，使后級(jí)電路不會(huì)對(duì)前級(jí)造成負(fù)載效應(yīng)。跟隨電路的輸出直接到ADC的輸入，ADC將輸入的模擬電壓信號(hào)轉(zhuǎn)換為數(shù)字信號(hào)輸出。ADC輸出端2輸出到FPGA芯片進(jìn)行采集。

圖5所示為本發(fā)明的一種實(shí)施方式的電阻檢測(cè)電路原理圖。1為反熔絲的編程電壓。反熔絲可以等效成一個(gè)電阻，在編程時(shí)，就會(huì)有電流流過R1，在R1兩端會(huì)有一個(gè)電壓，差動(dòng)精密放大器對(duì)電壓進(jìn)行放大，輸出到多路電壓采集電路，F(xiàn)PGA芯片就會(huì)采集到轉(zhuǎn)換出來的信號(hào)并處理后反饋給上位機(jī)。上位機(jī)通過FPGA反饋的數(shù)據(jù)，通過一定換算就可以知道此時(shí)反熔絲的電阻值。