本發(fā)明涉及電子設(shè)備領(lǐng)域，尤其涉及一種電子設(shè)備。

背景技術(shù)：

目前隨著電子技術(shù)的發(fā)展，電子設(shè)備實(shí)現(xiàn)的功能越來越復(fù)雜，結(jié)構(gòu)也越來越復(fù)雜，所述電子設(shè)備通常各種類型的存儲(chǔ)介質(zhì)；安裝存儲(chǔ)介質(zhì)的電路板；所述電路板上通常還可能設(shè)置有處理芯片等。具體如內(nèi)存和固態(tài)硬盤可能位于不同的印刷電路板PCB上，導(dǎo)致電子設(shè)備的結(jié)構(gòu)復(fù)雜且體積大。但是為了方便電子設(shè)備的攜帶，消費(fèi)者通常又希望電子設(shè)備能夠?qū)崿F(xiàn)輕薄化，顯然電子設(shè)備的結(jié)構(gòu)日益復(fù)雜與電子設(shè)備的輕薄化是現(xiàn)有技術(shù)必須解決或緩和的矛盾。

技術(shù)實(shí)現(xiàn)要素：

有鑒于此，本發(fā)明實(shí)施例期望提供一種電子設(shè)備，以在保證電子設(shè)備預(yù)定功能正常實(shí)現(xiàn)的同時(shí)，簡(jiǎn)化電子設(shè)備的結(jié)構(gòu)。

為達(dá)到上述目的，本發(fā)明的技術(shù)方案是這樣實(shí)現(xiàn)的：

本發(fā)明實(shí)施例提供一種電子設(shè)備，包括第一電路板單元；所述第一電路板單元上安裝有第一存儲(chǔ)單元和第二存儲(chǔ)單元；其中，所述第一存存儲(chǔ)單元不同于所述第二存儲(chǔ)單元；所述第一電路板單元包括第一類引腳和第二類引腳；所述第一存儲(chǔ)單元與所述第一類引腳電連接，并通過所述第一類引腳接收或發(fā)送第一類信號(hào)；其中，所述第二類引腳為預(yù)留用于所述第一存儲(chǔ)單元進(jìn)行校驗(yàn)維護(hù)的引腳；所述第二存儲(chǔ)單元與所述第二類引腳電連接，并通過所述第二類引腳接收或發(fā)送第二類信號(hào)。

基于上述方案，所述第二類引腳包括接收引腳和發(fā)送引腳；所述第二類信號(hào)包括第二類接接收信號(hào)和第二類發(fā)送信號(hào)；所述接收引腳用于所述第二存儲(chǔ) 單元接收所述第二類接收信號(hào)；所述發(fā)送引腳用于所述第二存儲(chǔ)單元接收所述第二類發(fā)送信號(hào)。

基于上述方案，所述接收引腳包括相鄰的第一接收引腳和第二接收引腳；所述發(fā)送引腳包括相鄰的第二發(fā)送引腳和第二發(fā)送引腳。

基于上述方案，所述第二類信號(hào)包括SATA信號(hào)或PCIe信號(hào)。

基于上述方案，所述第一電路板單元包括DDR4的PCB板；所述第一存儲(chǔ)單元為RAM存儲(chǔ)單元；所述第二存儲(chǔ)單元為固態(tài)硬盤存儲(chǔ)單元。

基于上述方案，所述接收引腳包括所述PCB板上的87引腳和88引腳，所述發(fā)送引腳包括91引腳和92引腳；或所述接收引腳包括所述PCB板上的91引腳和92引腳，所述接收引腳包括所述PCB板上的87引腳和88引腳。

基于上述方案，所述第一電路板單元包括PCB板；所述PCB板包括相對(duì)設(shè)置的第一表面和第二表面；所述第一存儲(chǔ)單元安裝在所述第一表面；所述第二存儲(chǔ)單元安裝在所述第二表面。

基于上述方案，所述電子設(shè)備還包括處理單元；所述處理單元通過所述第一類引腳與所述第一存儲(chǔ)單元電連接，通過所述第二類引腳與所述第二存儲(chǔ)單元電連接；所述第一存儲(chǔ)單元通過所述第一類引腳與所述處理單元交互所述第一類信號(hào)；所述第二存儲(chǔ)單元通過所述第二類引腳與所述處理單元交互所述第二類信號(hào)。

基于上述方案，所述處理單元包括：第一控制模塊，通過所述第一類引腳與所述第一存儲(chǔ)單元連接，用于與所述第一存儲(chǔ)單元進(jìn)行信息交互并控制所述第一存儲(chǔ)單元的工作；第二控制模塊，通過所述第二類引腳與所述第二存儲(chǔ)單元連接，用于與所述第二存儲(chǔ)單元進(jìn)行信息交互并控制所述第二存儲(chǔ)單元的工作。

基于上述方案，所述處理單元，用于在所述電子設(shè)備啟動(dòng)后，訪問所述第一存儲(chǔ)單元并在訪問所述第一存儲(chǔ)單元之后加載所述第二存儲(chǔ)單元。

本發(fā)明實(shí)施例所述的電子設(shè)備，第二存儲(chǔ)單元通過連接在第一電路板單元預(yù)留給第一存儲(chǔ)單元的校驗(yàn)維護(hù)引腳，安裝在第一電路板單元上，這樣就實(shí)現(xiàn) 了第一存儲(chǔ)單元和第二存儲(chǔ)單元共用一個(gè)電路板，這樣就不用專門為安裝所述第二存儲(chǔ)單元設(shè)置一塊電路板，這樣就節(jié)省了一塊電路板，顯然就簡(jiǎn)化了電子設(shè)備的結(jié)構(gòu)，可縮小電子設(shè)備的體積和質(zhì)量，同時(shí)沒有減少存儲(chǔ)單元的設(shè)置，保證了電子設(shè)備的存儲(chǔ)功能的正常實(shí)現(xiàn)。且同時(shí)減少了一塊電路板，就節(jié)省了一塊電路板的硬件成本；從而降低了電子設(shè)備的硬件成本。

附圖說明

圖1為本發(fā)明實(shí)施例所述的電子設(shè)備的結(jié)構(gòu)示意圖之一；

圖2為本發(fā)明實(shí)施例所述的電子設(shè)備的結(jié)構(gòu)示意圖之二；

圖3為本發(fā)明實(shí)施例所述的電子設(shè)備的結(jié)構(gòu)示意圖之三；

圖4為本發(fā)明實(shí)施例所述的第一電路板單元的局部結(jié)構(gòu)示意圖。

具體實(shí)施方式

以下結(jié)合說明書附圖及具體實(shí)施例對(duì)本發(fā)明的技術(shù)方案做進(jìn)一步的詳細(xì)闡述。

設(shè)備實(shí)施例一：

如圖1所示，本實(shí)施例提供一種電子設(shè)備，所述電子設(shè)備包括第一電路板單元110；

所述第一電路板單元110上安裝有第一存儲(chǔ)單元120和第二存儲(chǔ)單元130；其中，所述第一存存儲(chǔ)單元120不同于所述第二存儲(chǔ)單元130；

所述第一電路板單元110包括第一類引腳和第二類引腳；

所述第一存儲(chǔ)單元120與所述第一類引腳電連接，并通過所述第一類引腳接收或發(fā)送第一類信號(hào)；其中，所述第二類引腳為預(yù)留用于所述第一存儲(chǔ)單元進(jìn)行校驗(yàn)維護(hù)的引腳；

所述第二存儲(chǔ)單元120與所述第二類引腳電連接，并通過所述第二類引腳接收或發(fā)送第二類信號(hào)。

所述電子設(shè)備包括各種類型具有電路板的電子設(shè)備，具體如手機(jī)、平板電 腦、筆記本電腦或臺(tái)式電腦。

所述第一電路板單元可為印刷電路PCB板，在所述第一電路板單元上安裝有第一存儲(chǔ)單元1201。

所述第一存儲(chǔ)單元120為包括存儲(chǔ)介質(zhì)的存儲(chǔ)單元，可用于進(jìn)行信息的存儲(chǔ)。所述第二存儲(chǔ)單元130同樣可為包括存儲(chǔ)介質(zhì)的存儲(chǔ)單元，可用于信息的存儲(chǔ)，但是所述第一存儲(chǔ)單元120不同于所述第二存儲(chǔ)單元130。第一存儲(chǔ)單元120不同于所述第二存儲(chǔ)單元130的不同可以體現(xiàn)在：所述第一存儲(chǔ)單元120和第二存儲(chǔ)單元130可識(shí)別的信號(hào)類型不同，存儲(chǔ)介質(zhì)的介質(zhì)類型不同，或數(shù)據(jù)存儲(chǔ)方式不同等。

本實(shí)施例中所述第一類引腳為與所述第一存儲(chǔ)單元120相連的引腳，而所述第二類引腳為預(yù)留出來對(duì)所述第一存儲(chǔ)單元120進(jìn)行后續(xù)維護(hù)或檢測(cè)用的引腳。所述第二類引腳在所述第一存儲(chǔ)單元120正常時(shí)，通常是閑置的；而這些引腳對(duì)于用戶使用所述第一存儲(chǔ)單元120的過程中是沒有用的。本實(shí)施例所述的電子設(shè)備利用了這一特點(diǎn)，在所述第一電路板單元110上設(shè)置了第二存儲(chǔ)單元130，所述第二存儲(chǔ)單元130與所述第二類引腳建立電連接，且能通過所述第二類引腳接收和發(fā)送第二類信號(hào)，這樣在所述第一電路板上騰出了空間來安裝第二存儲(chǔ)單元130，從而避免了特意設(shè)置一個(gè)用于安裝所述第二存儲(chǔ)單元130的電路板，從而減少了電路板數(shù)目，減小了電子設(shè)備的體積、重量以及硬件成本。

設(shè)備實(shí)施例二：

如圖1所示，本實(shí)施例提供一種電子設(shè)備，所述電子設(shè)備包括第一電路板單元110；

所述第一電路板單元110上安裝有第一存儲(chǔ)單元120和第二存儲(chǔ)單元130；其中，所述第一存存儲(chǔ)單元120不同于所述第二存儲(chǔ)單元130；

所述第一電路板單元110包括第一類引腳和第二類引腳；

所述第一存儲(chǔ)單元120與所述第一類引腳電連接，并通過所述第一類引腳接收或發(fā)送第一類信號(hào)；其中，所述第二類引腳為預(yù)留用于所述第一存儲(chǔ)單元 進(jìn)行校驗(yàn)維護(hù)的引腳；

所述第二存儲(chǔ)單元120與所述第二類引腳電連接，并通過所述第二類引腳接收或發(fā)送第二類信號(hào)。

所述第二類引腳包括接收引腳和發(fā)送引腳；所述第二類信號(hào)包括第二類接接收信號(hào)和第二類發(fā)送信號(hào)；

所述接收引腳用于所述第二存儲(chǔ)單元130接收所述第二類接收信號(hào)；

所述發(fā)送引腳用于所述第二存儲(chǔ)單元130接收所述第二類發(fā)送信號(hào)。

所述第二存儲(chǔ)單元120需要與其他電子設(shè)備或與所述第二存儲(chǔ)單元130所在電子設(shè)備內(nèi)的處理器等結(jié)構(gòu)進(jìn)行信息交互，則此時(shí)所述第二存儲(chǔ)單元130可能需要被寫入數(shù)據(jù)，也可能需要被讀取數(shù)據(jù)。若所述第二存儲(chǔ)單元130在被寫入數(shù)據(jù)時(shí)，需要接收信號(hào)，這信號(hào)即為上述所述第二類接收信號(hào)的組成部分；若所述第二存儲(chǔ)單元130需要向外輸出數(shù)據(jù)，所述第二存儲(chǔ)單元130同樣可通過所述第二類引腳發(fā)送，則此時(shí)發(fā)送的信號(hào)可為所述第二類發(fā)送信號(hào)。

這樣所述第二存儲(chǔ)單元130可以通過所述第二類引腳進(jìn)行信號(hào)接收和信號(hào)發(fā)送；方便所述電子設(shè)備本身或其他電子設(shè)備對(duì)與所述第二存儲(chǔ)單元的信息交互。

設(shè)備實(shí)施例三：

如圖1所示，本實(shí)施例提供一種電子設(shè)備，所述電子設(shè)備包括第一電路板單元110；

所述第一電路板單元110上安裝有第一存儲(chǔ)單元120和第二存儲(chǔ)單元130；其中，所述第一存存儲(chǔ)單元120不同于所述第二存儲(chǔ)單元130；

所述第一電路板單元110包括第一類引腳和第二類引腳；

所述第一存儲(chǔ)單元120與所述第一類引腳電連接，并通過所述第一類引腳接收或發(fā)送第一類信號(hào)；其中，所述第二類引腳為預(yù)留用于所述第一存儲(chǔ)單元進(jìn)行校驗(yàn)維護(hù)的引腳；

所述第二存儲(chǔ)單元120與所述第二類引腳電連接，并通過所述第二類引腳接收或發(fā)送第二類信號(hào)。

所述第二類引腳包括接收引腳和發(fā)送引腳；所述第二類信號(hào)包括第二類接接收信號(hào)和第二類發(fā)送信號(hào)；

所述接收引腳用于所述第二存儲(chǔ)單元130接收所述第二類接收信號(hào)；

所述發(fā)送引腳用于所述第二存儲(chǔ)單元130接收所述第二類發(fā)送信號(hào)。

所述接收引腳包括相鄰的第一接收引腳和第二接收引腳；

所述發(fā)送引腳包括相鄰的第二發(fā)送引腳和第二發(fā)送引腳。

所述接收引腳包括相鄰設(shè)置的第一接收引腳和第二接收引腳，這樣相鄰設(shè)置方便在電路板上的線路布置與現(xiàn)有技術(shù)的兼容。所述第一發(fā)送引腳和第二發(fā)送引腳也相鄰設(shè)置，同樣這樣也能方便電路板上信號(hào)布置以及與現(xiàn)有技術(shù)的兼容。

在具體實(shí)現(xiàn)時(shí)，所述第一接收引腳和所述第二接收引腳可以為一對(duì)差分信號(hào)引腳，具體如，若所述第一接收引腳為RX+引腳，則所述第二接收引腳可為RX-引腳。

所述第一發(fā)送引腳和所述第二發(fā)送引腳同樣也可以為一對(duì)差分信號(hào)引腳；若所述第一發(fā)送引腳為TX+引腳，則所述第二發(fā)送引腳可為TX-引腳。

一對(duì)差分信號(hào)引腳上傳輸?shù)囊粚?duì)差分信號(hào)通常具有振幅相等但是方向相反的特點(diǎn)。若所述發(fā)送引腳和所述接收引腳均為差分信號(hào)傳輸引腳，將所述第一接收引腳和第二接收引腳相鄰設(shè)置，及將所述第一發(fā)送引腳和第二發(fā)送引腳相鄰設(shè)置，這樣就實(shí)現(xiàn)了把傳輸同一對(duì)差分信號(hào)的引腳成對(duì)緊鄰設(shè)置，這樣這一對(duì)差分信號(hào)所經(jīng)過的線路的電阻、電磁場(chǎng)等傳輸線路和傳輸環(huán)境參數(shù)相差很小，這樣有利于差分信號(hào)中的正負(fù)信號(hào)收到的線路和/或傳輸環(huán)境參數(shù)干擾的相互抵消，這樣能夠最大限度的抑制干擾。

設(shè)備實(shí)施例四：

如圖1所示，本實(shí)施例提供一種電子設(shè)備，所述電子設(shè)備包括第一電路板單元110；

所述第一電路板單元110上安裝有第一存儲(chǔ)單元120和第二存儲(chǔ)單元130；其中，所述第一存存儲(chǔ)單元120不同于所述第二存儲(chǔ)單元130；

所述第一電路板單元110包括第一類引腳和第二類引腳；

所述第一存儲(chǔ)單元120與所述第一類引腳電連接，并通過所述第一類引腳接收或發(fā)送第一類信號(hào)；其中，所述第二類引腳為預(yù)留用于所述第一存儲(chǔ)單元進(jìn)行校驗(yàn)維護(hù)的引腳；

所述第二存儲(chǔ)單元120與所述第二類引腳電連接，并通過所述第二類引腳接收或發(fā)送第二類信號(hào)。

所述第二類引腳包括接收引腳和發(fā)送引腳；所述第二類信號(hào)包括第二類接接收信號(hào)和第二類發(fā)送信號(hào)；

所述接收引腳用于所述第二存儲(chǔ)單元130接收所述第二類接收信號(hào)；

所述發(fā)送引腳用于所述第二存儲(chǔ)單元130接收所述第二類發(fā)送信號(hào)。

所述第二類信號(hào)包括SATA信號(hào)或PCIe信號(hào)。

所述SATA信號(hào)可為通過串行ATA接口傳輸?shù)男盘?hào)，為串行ATA信號(hào)。所述SATA信號(hào)具有要求傳輸引腳少且傳輸效率高的優(yōu)點(diǎn)。所述PCIe信號(hào)可為通過串行PCI接口傳輸?shù)男盘?hào)。

設(shè)備實(shí)施例五：

如圖1所示，本實(shí)施例提供一種電子設(shè)備，所述電子設(shè)備包括第一電路板單元110；

所述第一電路板單元110上安裝有第一存儲(chǔ)單元120和第二存儲(chǔ)單元130；其中，所述第一存存儲(chǔ)單元120不同于所述第二存儲(chǔ)單元130；

所述第一電路板單元110包括第一類引腳和第二類引腳；

所述第一存儲(chǔ)單元120與所述第一類引腳電連接，并通過所述第一類引腳接收或發(fā)送第一類信號(hào)；其中，所述第二類引腳為預(yù)留用于所述第一存儲(chǔ)單元進(jìn)行校驗(yàn)維護(hù)的引腳；

所述第二存儲(chǔ)單元120與所述第二類引腳電連接，并通過所述第二類引腳接收或發(fā)送第二類信號(hào)。

所述第二類引腳包括接收引腳和發(fā)送引腳；所述第二類信號(hào)包括第二類接接收信號(hào)和第二類發(fā)送信號(hào)；

所述接收引腳用于所述第二存儲(chǔ)單元130接收所述第二類接收信號(hào)；

所述發(fā)送引腳用于所述第二存儲(chǔ)單元130接收所述第二類發(fā)送信號(hào)。

所述第一電路板單元110包括DDR4的PCB板；

所述第一存儲(chǔ)單元120為RAM存儲(chǔ)單元；

所述第二存儲(chǔ)單元130為固態(tài)硬盤存儲(chǔ)單元。

所述第一電路板110可為雙倍速率隨機(jī)存儲(chǔ)器DDR4的PCB板。

所述DDR4又稱為DDR或雙倍速率SDRAM。所述雙倍速率隨機(jī)存儲(chǔ)器是一種高速CMOS動(dòng)態(tài)隨即訪問的內(nèi)存。

所述固態(tài)硬盤存儲(chǔ)單元可為包括固態(tài)硬盤的存儲(chǔ)單元。所述固態(tài)硬盤(Solid State Drives)，可簡(jiǎn)稱固盤，固態(tài)硬盤(Solid State Drive)用固態(tài)電子存儲(chǔ)芯片陣列而制成的硬盤，由控制模塊和存儲(chǔ)模塊組成。所述存儲(chǔ)模塊可包括FLASH芯片及DRAM芯片等。

本實(shí)施例基于上述實(shí)施例的基礎(chǔ)上，進(jìn)一步限定了所述電子設(shè)備對(duì)應(yīng)的結(jié)構(gòu)，同樣具有電子設(shè)備內(nèi)電路板少、體積小以及硬件成本低的優(yōu)點(diǎn)。

設(shè)備實(shí)施例六：

如圖1所示，本實(shí)施例提供一種電子設(shè)備，所述電子設(shè)備包括第一電路板單元110；

所述第一電路板單元110上安裝有第一存儲(chǔ)單元120和第二存儲(chǔ)單元130；其中，所述第一存存儲(chǔ)單元120不同于所述第二存儲(chǔ)單元130；

所述第一電路板單元110包括第一類引腳和第二類引腳；

所述第一存儲(chǔ)單元120與所述第一類引腳電連接，并通過所述第一類引腳接收或發(fā)送第一類信號(hào)；其中，所述第二類引腳為預(yù)留用于所述第一存儲(chǔ)單元進(jìn)行校驗(yàn)維護(hù)的引腳；

所述第二存儲(chǔ)單元120與所述第二類引腳電連接，并通過所述第二類引腳接收或發(fā)送第二類信號(hào)。

所述第二類引腳包括接收引腳和發(fā)送引腳；所述第二類信號(hào)包括第二類接接收信號(hào)和第二類發(fā)送信號(hào)；

所述接收引腳用于所述第二存儲(chǔ)單元130接收所述第二類接收信號(hào)；

所述發(fā)送引腳用于所述第二存儲(chǔ)單元130接收所述第二類發(fā)送信號(hào)。

所述第一電路板單元110包括DDR4的PCB板；

所述第一存儲(chǔ)單元120為RAM存儲(chǔ)單元；

所述第二存儲(chǔ)單元130為固態(tài)硬盤存儲(chǔ)單元。

所述接收引腳包括所述PCB板上的87引腳和88引腳，所述發(fā)送引腳包括91引腳和92引腳；或，所述接收引腳包括所述PCB板上的91引腳和92引腳，所述接收引腳包括所述PCB板上的87引腳和88引腳。

本實(shí)施例結(jié)合上一實(shí)施例的電子設(shè)備，具體列明了所述固態(tài)硬盤存儲(chǔ)單元是如何將與所述RAM存儲(chǔ)單元共用一塊電路板的固態(tài)硬盤單元具體使用哪些引腳連接在所述第一電路板單元上的。

所述87引腳和88引腳通?？蔀橐粚?duì)近鄰設(shè)置傳輸一對(duì)差分信號(hào)的引腳。同樣的所述91引腳和92引腳也為一對(duì)近鄰設(shè)置傳輸一對(duì)差分信號(hào)的引腳。

在所述第一電路板單元110的電路板上接收引腳和發(fā)送引腳之間間隔設(shè)置，具體如還設(shè)置有傳輸其他信號(hào)的引腳。

本實(shí)施例基于上述實(shí)施例的基礎(chǔ)上，進(jìn)一步限定了所述電子設(shè)備對(duì)應(yīng)的結(jié)構(gòu)，同樣具有電子設(shè)備內(nèi)電路板少、體積小以及硬件成本低的優(yōu)點(diǎn)。

設(shè)備實(shí)施例七：

如圖1所示，本實(shí)施例提供一種電子設(shè)備，所述電子設(shè)備包括第一電路板單元110；

所述第一電路板單元110上安裝有第一存儲(chǔ)單元120和第二存儲(chǔ)單元130；其中，所述第一存存儲(chǔ)單元120不同于所述第二存儲(chǔ)單元130；

所述第一電路板單元110包括第一類引腳和第二類引腳；

所述第一存儲(chǔ)單元120與所述第一類引腳電連接，并通過所述第一類引腳接收或發(fā)送第一類信號(hào)；其中，所述第二類引腳為預(yù)留用于所述第一存儲(chǔ)單元進(jìn)行校驗(yàn)維護(hù)的引腳；

所述第二存儲(chǔ)單元120與所述第二類引腳電連接，并通過所述第二類引腳 接收或發(fā)送第二類信號(hào)。

所述第一電路板單元110包括PCB板；所述PCB板包括相對(duì)設(shè)置的第一表面和第二表面；

所述第一存儲(chǔ)單元120安裝在所述第一表面；

所述第二存儲(chǔ)單元安裝在所述第二表面。

所述PCB板為板狀結(jié)構(gòu)，所述PCB板上面積較大的兩個(gè)表面可用來設(shè)置各種電子器件，具體如所述第一存儲(chǔ)單元120和所述第二存儲(chǔ)單元130。

在本實(shí)施例中可以將第一存儲(chǔ)單元120和所述第二存儲(chǔ)單元130設(shè)置在所述PCB板的不同面，這樣所述第一存儲(chǔ)單元120和所述第二存儲(chǔ)單元130之間是隔著所述PCB板的。具體如，將所述第一存儲(chǔ)單元120設(shè)置在所述PCB板的正面，將所述第二存儲(chǔ)單元130設(shè)置在所述PCB板的反面。這樣設(shè)置可以避免將第一存儲(chǔ)單元120和第二存儲(chǔ)單元130設(shè)置在同一表面導(dǎo)致的該表面的面積不夠或布局局限性大的問題，分別設(shè)置在不同表面就可以消除在布局相互干涉的問題。

設(shè)備實(shí)施例八：

如圖1所示，本實(shí)施例提供一種電子設(shè)備，所述電子設(shè)備包括第一電路板單元110；

所述第一電路板單元110上安裝有第一存儲(chǔ)單元120和第二存儲(chǔ)單元130；其中，所述第一存存儲(chǔ)單元120不同于所述第二存儲(chǔ)單元130；

所述第一電路板單元110包括第一類引腳和第二類引腳；

所述第一存儲(chǔ)單元120與所述第一類引腳電連接，并通過所述第一類引腳接收或發(fā)送第一類信號(hào)；其中，所述第二類引腳為預(yù)留用于所述第一存儲(chǔ)單元進(jìn)行校驗(yàn)維護(hù)的引腳；

所述第二存儲(chǔ)單元120與所述第二類引腳電連接，并通過所述第二類引腳接收或發(fā)送第二類信號(hào)。

如圖2所示，所述電子設(shè)備還包括處理單元140；

所述處理單元140通過所述第一類引腳與所述第一存儲(chǔ)單元120電連接， 通過所述第二類引腳與所述第二存儲(chǔ)單元120電連接；

所述第一存儲(chǔ)單元120通過所述第一類引腳與所述處理單元140交互所述第一類信號(hào)；

所述第二存儲(chǔ)單元120通過所述第二類引腳與所述處理單元140交互所述第二類信號(hào)。

所述處理單元140可包括各種類型的具有信號(hào)處理的處理器或處理芯片；具體如中央處理器CPU、微處理器MCU、數(shù)字信號(hào)處理器DSP或可編程陣列PLC等結(jié)構(gòu)。

所述處理單元140可以運(yùn)行各種代碼，可以向所述第一存儲(chǔ)單元120和第二存儲(chǔ)單元130寫入數(shù)據(jù)和讀出數(shù)據(jù)。

在本實(shí)施例中，所述處理單元140分別通過所述第一類引腳與所述第一存儲(chǔ)單元120相連，通過第二類引腳與所述第二存儲(chǔ)單元130相連，且通過所述第一類引腳和第二類引腳進(jìn)行信息傳輸。

同樣的本實(shí)施例所述的電子設(shè)備是基于上述任意實(shí)施例所述的電子設(shè)備的，同樣的具有體積小、硬件成本高等優(yōu)點(diǎn)。

設(shè)備實(shí)施例九：

如圖1所示，本實(shí)施例提供一種電子設(shè)備，所述電子設(shè)備包括第一電路板單元110；

所述第一電路板單元110上安裝有第一存儲(chǔ)單元120和第二存儲(chǔ)單元130；其中，所述第一存存儲(chǔ)單元120不同于所述第二存儲(chǔ)單元130；

所述第一電路板單元110包括第一類引腳和第二類引腳；

所述第一存儲(chǔ)單元120與所述第一類引腳電連接，并通過所述第一類引腳接收或發(fā)送第一類信號(hào)；其中，所述第二類引腳為預(yù)留用于所述第一存儲(chǔ)單元進(jìn)行校驗(yàn)維護(hù)的引腳；

所述第二存儲(chǔ)單元120與所述第二類引腳電連接，并通過所述第二類引腳接收或發(fā)送第二類信號(hào)。

如圖2所示，所述電子設(shè)備還包括處理單元140；

所述處理單元140通過所述第一類引腳與所述第一存儲(chǔ)單元120電連接，通過所述第二類引腳與所述第二存儲(chǔ)單元120電連接；

所述第一存儲(chǔ)單元120通過所述第一類引腳與所述處理單元140交互所述第一類信號(hào)；

所述第二存儲(chǔ)單元120通過所述第二類引腳與所述處理單元140交互所述第二類信號(hào)。

如圖3所示，所述處理單元140可包括：

第一控制模塊141，通過所述第一類引腳與所述第一存儲(chǔ)單元120連接，用于與所述第一存儲(chǔ)單元120進(jìn)行信息交互并控制所述第一存儲(chǔ)單元120的工作；

第二控制模塊142，通過所述第二類引腳與所述第二存儲(chǔ)單元130連接，用于與所述第二存儲(chǔ)單元130進(jìn)行信息交互并控制所述第二存儲(chǔ)單元130的工作。

所述第一控制模塊和所述第二控制模塊分別對(duì)應(yīng)著具有信號(hào)處理能力和控制能力的控制器。若所述第一存儲(chǔ)單元120為包括DRAM的存儲(chǔ)單元，則所述第一控制模塊141可包括DRAM控制器。若所述第二存儲(chǔ)單元130包括固態(tài)硬盤SSD的存儲(chǔ)單元，則所述第二控制模塊142可包括SATA控制器。這兩個(gè)控制器可包括獨(dú)立的控制邏輯。所述RAM控制器與DRAM之間傳輸?shù)臑镈RAM信號(hào)；所述SATA控制與所述SSD之間傳輸?shù)臅r(shí)SATA信號(hào)。

本實(shí)施例所述的電子設(shè)備，進(jìn)一步明確了所述處理單元140的結(jié)構(gòu)，并明細(xì)了所述處理單元140內(nèi)部的各部分與所述第一存儲(chǔ)單元120和第二存儲(chǔ)單元130之間的連接，同樣的具有體積小、質(zhì)量輕等優(yōu)點(diǎn)。

設(shè)備實(shí)施例十：

如圖1所示，本實(shí)施例提供一種電子設(shè)備，所述電子設(shè)備包括第一電路板單元110；

所述第一電路板單元110上安裝有第一存儲(chǔ)單元120和第二存儲(chǔ)單元130；其中，所述第一存存儲(chǔ)單元120不同于所述第二存儲(chǔ)單元130；

所述第一電路板單元110包括第一類引腳和第二類引腳；

所述第一存儲(chǔ)單元120與所述第一類引腳電連接，并通過所述第一類引腳接收或發(fā)送第一類信號(hào)；其中，所述第二類引腳為預(yù)留用于所述第一存儲(chǔ)單元進(jìn)行校驗(yàn)維護(hù)的引腳；

所述第二存儲(chǔ)單元120與所述第二類引腳電連接，并通過所述第二類引腳接收或發(fā)送第二類信號(hào)。

如圖2所示，所述電子設(shè)備還包括處理單元140；

所述處理單元140通過所述第一類引腳與所述第一存儲(chǔ)單元120電連接，通過所述第二類引腳與所述第二存儲(chǔ)單元120電連接；

所述第一存儲(chǔ)單元120通過所述第一類引腳與所述處理單元140交互所述第一類信號(hào)；

所述第二存儲(chǔ)單元120通過所述第二類引腳與所述處理單元140交互所述第二類信號(hào)。

如圖2所示，所述電子設(shè)備還包括處理單元140；

所述處理單元140通過所述第一類引腳與所述第一存儲(chǔ)單元120電連接，通過所述第二類引腳與所述第二存儲(chǔ)單元120電連接；

所述第一存儲(chǔ)單元120通過所述第一類引腳與所述處理單元140交互所述第一類信號(hào)；

所述第二存儲(chǔ)單元120通過所述第二類引腳與所述處理單元140交互所述第二類信號(hào)。

所述處理單元140，用于在所述電子設(shè)備啟動(dòng)后，訪問所述第一存儲(chǔ)單元120并在訪問所述第一存儲(chǔ)單元之后加載所述第二存儲(chǔ)單元130。

這樣所述處理單元140先訪問所述第一存儲(chǔ)單元120，再加載所述第二存儲(chǔ)單元130。在所述第二存儲(chǔ)單元130被加載之后，所述處理單元140完成了對(duì)所述第二存儲(chǔ)單元130的識(shí)別，在后續(xù)進(jìn)行數(shù)據(jù)處理時(shí)，能夠訪問到所述第二存儲(chǔ)單元130，方便所述處理單元140的運(yùn)行。

以下結(jié)合上述任意實(shí)施例提供一個(gè)具體示例。

本示例提供一種電子設(shè)備，在該電子設(shè)備內(nèi)包括一個(gè)DDR4標(biāo)準(zhǔn)的PCB板，在該P(yáng)CB板上設(shè)置有DRAM，還設(shè)置有NAND flash。其中，所述NAND flash顆粒利用DDR4的NC pin 87、NC pin88、NC pin91、NC pin92來傳輸SSD需要的SATA信號(hào)。所述DRAM為所述第一存儲(chǔ)單元的組成部分；所述非易失閃存NAND flash為所述第二存儲(chǔ)單元的組成部分。所述第二類引腳包括連接引腳NC pin 87、NC pin88、NC pin91和NC pin92這四個(gè)引腳。其中，所述NC pin 91和NC pin 92為發(fā)送信號(hào)引腳，所述NC pin 87和NC pin 88為接收信號(hào)引腳。所述DRAM設(shè)置在所述PCB板的頂面，所述NAND flash設(shè)置在所述PCB板的底面。在所述電子設(shè)備的系統(tǒng)端設(shè)置有與上述4個(gè)NC pin相連的引腳，方便與所述第二存儲(chǔ)單元的信號(hào)傳輸。通常所述系統(tǒng)端預(yù)留的為SATA信號(hào)的傳輸引腳。此處的所述系統(tǒng)端對(duì)應(yīng)了上述實(shí)施例中的處理單元140。

所述DRAM與固態(tài)硬盤共用DDR4的PCB板，實(shí)驗(yàn)證明不會(huì)存儲(chǔ)在相互干涉的風(fēng)險(xiǎn)，且很好的應(yīng)用了DDR4的PCB板上預(yù)留用于檢測(cè)維護(hù)的引腳來設(shè)置固態(tài)硬盤，這樣更加充分的利用了所述PCB板和PCB板的空間，降低了硬件成本、縮小了電子設(shè)備的體積和質(zhì)量。

圖4可為本發(fā)明實(shí)施例所述的第一電路板單元中電路板上的局部引腳布局圖，在圖4中展示有未連接的NC pin 92、NC pin 91、NC pin 101、NC pin 105、NC pin 88及NC pin 87。這些引腳都為預(yù)留引腳；在本申請(qǐng)實(shí)施例中的所述電子設(shè)備中，可以將所述NC pin 92、NC pin 91、NC pin88和NC pin 87作為與所述第二存儲(chǔ)單元連接的第二類引腳。在圖4中所述NC pin 92、NC pin 91為一對(duì)近鄰設(shè)置的傳輸SATA差分信號(hào)的發(fā)送引腳，分別傳輸?shù)氖荢ATA TX+和SATA TX-。在圖4中所述NC pin 88、NC pin 87為一對(duì)近鄰設(shè)置的傳輸SATA差分信號(hào)的接收引腳，分別傳輸?shù)氖荢ATA RX+和SATA RX-。在接收引腳和發(fā)送引腳之間還間隔設(shè)置有NC pin 101和NC pin105。

在本申請(qǐng)所提供的幾個(gè)實(shí)施例中，應(yīng)該理解到，所揭露的設(shè)備和方法，可以通過其它的方式實(shí)現(xiàn)。以上所描述的設(shè)備實(shí)施例僅僅是示意性的，例如，所述單元的劃分，僅僅為一種邏輯功能劃分，實(shí)際實(shí)現(xiàn)時(shí)可以有另外的劃分 方式，如：多個(gè)單元或組件可以結(jié)合，或可以集成到另一個(gè)系統(tǒng)，或一些特征可以忽略，或不執(zhí)行。另外，所顯示或討論的各組成部分相互之間的耦合、或直接耦合、或通信連接可以是通過一些接口，設(shè)備或單元的間接耦合或通信連接，可以是電性的、機(jī)械的或其它形式的。

上述作為分離部件說明的單元可以是、或也可以不是物理上分開的，作為單元顯示的部件可以是、或也可以不是物理單元，即可以位于一個(gè)地方，也可以分布到多個(gè)網(wǎng)絡(luò)單元上；可以根據(jù)實(shí)際的需要選擇其中的部分或全部單元來實(shí)現(xiàn)本實(shí)施例方案的目的。

另外，在本發(fā)明各實(shí)施例中的各功能單元可以全部集成在一個(gè)處理模塊中，也可以是各單元分別單獨(dú)作為一個(gè)單元，也可以兩個(gè)或兩個(gè)以上單元集成在一個(gè)單元中；上述集成的單元既可以采用硬件的形式實(shí)現(xiàn)，也可以采用硬件加軟件功能單元的形式實(shí)現(xiàn)。

本領(lǐng)域普通技術(shù)人員可以理解：實(shí)現(xiàn)上述方法實(shí)施例的全部或部分步驟可以通過程序指令相關(guān)的硬件來完成，前述的程序可以存儲(chǔ)于一計(jì)算機(jī)可讀取存儲(chǔ)介質(zhì)中，該程序在執(zhí)行時(shí)，執(zhí)行包括上述方法實(shí)施例的步驟；而前述的存儲(chǔ)介質(zhì)包括：移動(dòng)存儲(chǔ)設(shè)備、只讀存儲(chǔ)器(ROM，Read-Only Memory)、隨機(jī)存取存儲(chǔ)器(RAM，Random Access Memory)、磁碟或者光盤等各種可以存儲(chǔ)程序代碼的介質(zhì)。

以上所述，僅為本發(fā)明的具體實(shí)施方式，但本發(fā)明的保護(hù)范圍并不局限于此，任何熟悉本技術(shù)領(lǐng)域的技術(shù)人員在本發(fā)明揭露的技術(shù)范圍內(nèi)，可輕易想到變化或替換，都應(yīng)涵蓋在本發(fā)明的保護(hù)范圍之內(nèi)。因此，本發(fā)明的保護(hù)范圍應(yīng)以所述權(quán)利要求的保護(hù)范圍為準(zhǔn)。