本發(fā)明涉及控制領(lǐng)域，具體涉及一種控制方法及裝置。
背景技術(shù)：
：系統(tǒng)級(jí)芯片(System-on-a-Chip，簡稱SOC芯片)在各個(gè)領(lǐng)域的應(yīng)用越來越廣泛，如在服務(wù)器、臺(tái)式電腦以及移動(dòng)終端等領(lǐng)域中SOC芯片的使用量越來越多，因而對(duì)SOC芯片的性能與功耗要求也越來越高。在很多SOC芯片中，一般都要使用雙倍速率同步動(dòng)態(tài)隨機(jī)存儲(chǔ)器(DDRSDRAM，DoubleDataRateSynchronousDynamicRandomAccessMemory)的控制器(一般簡稱為DDR控制器)來緩存部分?jǐn)?shù)據(jù)。然而，DDR控制器以及雙倍速率同步動(dòng)態(tài)隨機(jī)存儲(chǔ)顆粒(一般簡稱為DDR顆粒)的功耗則占整體功耗較大的比例。如何降低SOC芯片中DDR控制器的功耗，成為亟待解決的技術(shù)問題。技術(shù)實(shí)現(xiàn)要素：有鑒于此，本發(fā)明期望提供一種控制方法及裝置，至少能降低SOC芯片中DDR控制器的功耗。為達(dá)到上述目的，本發(fā)明的技術(shù)方案是這樣實(shí)現(xiàn)的：本發(fā)明提供了一種控制方法，應(yīng)用于雙倍速率同步動(dòng)態(tài)隨機(jī)存儲(chǔ)器；所述方法包括：獲取所述雙倍速率同步動(dòng)態(tài)隨機(jī)存儲(chǔ)器中單位時(shí)間讀出和寫入的數(shù)據(jù)量；基于所述單位時(shí)間讀出和寫入的數(shù)據(jù)量調(diào)整所述雙倍速率同步動(dòng)態(tài)隨機(jī)存儲(chǔ)器中雙倍速率同步動(dòng)態(tài)隨機(jī)存儲(chǔ)控制器的頻率。上述方案中，可選地，所述基于所述單位時(shí)間讀出和寫入的數(shù)據(jù)量調(diào)整所述雙倍速率同步動(dòng)態(tài)隨機(jī)存儲(chǔ)器中雙倍數(shù)據(jù)速率控制器的頻率，包括：比較所述單位時(shí)間讀出和寫入的數(shù)據(jù)量，與預(yù)設(shè)閾值的關(guān)系；若所述單位時(shí)間讀出和寫入的數(shù)據(jù)量大于或等于第一預(yù)設(shè)閾值，則調(diào)大所述雙倍速率同步動(dòng)態(tài)隨機(jī)存儲(chǔ)控制器的頻率；若所述單位時(shí)間讀出和寫入的數(shù)據(jù)量小于或等于第二預(yù)設(shè)閾值，則調(diào)小所述雙倍速率同步動(dòng)態(tài)隨機(jī)存儲(chǔ)控制器的頻率；其中，所述第二預(yù)設(shè)閾值小于或等于所述第一預(yù)設(shè)閾值。上述方案中，可選地，所述方法還包括：基于雙倍速率同步動(dòng)態(tài)隨機(jī)存儲(chǔ)控制器的頻率和雙倍速率同步動(dòng)態(tài)隨機(jī)存儲(chǔ)控制器的數(shù)據(jù)寬度確定所述第一預(yù)設(shè)閾值以及所述第二預(yù)設(shè)閾值。上述方案中，可選地，所述方法還包括：基于調(diào)整后的雙倍速率同步動(dòng)態(tài)隨機(jī)存儲(chǔ)控制器的頻率，與雙倍速率同步動(dòng)態(tài)隨機(jī)存儲(chǔ)顆粒的頻率的關(guān)系，確定雙倍速率同步動(dòng)態(tài)隨機(jī)存儲(chǔ)顆粒的頻率。上述方案中，可選地，所述基于調(diào)整后的雙倍速率同步動(dòng)態(tài)隨機(jī)存儲(chǔ)控制器的頻率，與雙倍速率同步動(dòng)態(tài)隨機(jī)存儲(chǔ)顆粒的頻率的關(guān)系，確定雙倍速率同步動(dòng)態(tài)隨機(jī)存儲(chǔ)顆粒的頻率，包括：控制雙倍速率同步動(dòng)態(tài)隨機(jī)存儲(chǔ)顆粒的頻率跟隨雙倍速率同步動(dòng)態(tài)隨機(jī)存儲(chǔ)控制器的頻率的變化而調(diào)整。上述方案中，可選地，若所述單位時(shí)間讀出和寫入的數(shù)據(jù)量小于或等于第二預(yù)設(shè)閾值，則調(diào)小所述雙倍速率同步動(dòng)態(tài)隨機(jī)存儲(chǔ)控制器的頻率，還包括：判斷讀出和寫入的各數(shù)據(jù)之間是否具有獨(dú)立性；如果是，關(guān)閉雙倍速率同步動(dòng)態(tài)隨機(jī)存儲(chǔ)控制器中的一個(gè)或多個(gè)處于空閑狀態(tài)的高速接口PHY；其中，每個(gè)高速接口連接一個(gè)雙倍速率同步動(dòng)態(tài)隨機(jī)存儲(chǔ)顆粒。上述方案中，可選地，所述關(guān)閉雙倍速率同步動(dòng)態(tài)隨機(jī)存儲(chǔ)控制器中的一個(gè)或多個(gè)處于空閑狀態(tài)的高速接口時(shí)，所述方法還包括：關(guān)閉與所述一個(gè)或多個(gè)處于空閑狀態(tài)的高速接口連接的雙倍速率同步動(dòng)態(tài)隨機(jī)存儲(chǔ)顆粒。本發(fā)明還提供了一種控制裝置，應(yīng)用于雙倍數(shù)據(jù)速率同步動(dòng)態(tài)隨機(jī)存儲(chǔ)器；所述裝置包括：傳感器，用于獲取所述雙倍速率同步動(dòng)態(tài)隨機(jī)存儲(chǔ)器中單位時(shí)間讀出和寫入的數(shù)據(jù)量；處理器，用于基于所述單位時(shí)間讀出和寫入的數(shù)據(jù)量調(diào)整所述雙倍速率同步動(dòng)態(tài)隨機(jī)存儲(chǔ)器中雙倍速率同步動(dòng)態(tài)隨機(jī)存儲(chǔ)控制器的頻率。上述方案中，可選地，所述處理器，還用于：比較所述單位時(shí)間讀出和寫入的數(shù)據(jù)量，與預(yù)設(shè)閾值的關(guān)系；若所述單位時(shí)間讀出和寫入的數(shù)據(jù)量大于或等于第一預(yù)設(shè)閾值，則調(diào)大所述雙倍速率同步動(dòng)態(tài)隨機(jī)存儲(chǔ)控制器的頻率；若所述單位時(shí)間讀出和寫入的數(shù)據(jù)量小于或等于第二預(yù)設(shè)閾值，則調(diào)小所述雙倍速率同步動(dòng)態(tài)隨機(jī)存儲(chǔ)控制器的頻率；其中，所述第二預(yù)設(shè)閾值小于或等于所述第一預(yù)設(shè)閾值。上述方案中，可選地，基于雙倍速率同步動(dòng)態(tài)隨機(jī)存儲(chǔ)控制器的頻率和雙倍速率同步動(dòng)態(tài)隨機(jī)存儲(chǔ)控制器的數(shù)據(jù)寬度確定所述第一預(yù)設(shè)閾值以及所述第二預(yù)設(shè)閾值。上述方案中，可選地，所述處理器，還用于：基于調(diào)整后的雙倍速率同步動(dòng)態(tài)隨機(jī)存儲(chǔ)控制器的頻率，與雙倍速率同步動(dòng)態(tài)隨機(jī)存儲(chǔ)顆粒的頻率的關(guān)系，確定雙倍速率同步動(dòng)態(tài)隨機(jī)存儲(chǔ)顆粒的頻率。上述方案中，可選地，所述處理器，還用于：控制雙倍速率同步動(dòng)態(tài)隨機(jī)存儲(chǔ)顆粒的頻率跟隨雙倍速率同步動(dòng)態(tài)隨機(jī)存儲(chǔ)控制器的頻率的變化而調(diào)整。上述方案中，可選地，所述處理器，還用于：判斷讀出和寫入的各數(shù)據(jù)之間是否具有獨(dú)立性；如果是，關(guān)閉雙倍速率同步動(dòng)態(tài)隨機(jī)存儲(chǔ)控制器中的一個(gè)或多個(gè)處于空閑狀態(tài)的高速接口PHY；其中，每個(gè)高速接口連接一個(gè)雙倍速率同步動(dòng)態(tài)隨機(jī)存儲(chǔ)顆粒。上述方案中，可選地，所述處理器，還用于：關(guān)閉與所述一個(gè)或多個(gè)處于空閑狀態(tài)的高速接口連接的雙倍速率同步動(dòng)態(tài)隨機(jī)存儲(chǔ)顆粒。本發(fā)明提供的控制方法及裝置，獲取DDR控制器中單位時(shí)間讀出和寫入的數(shù)據(jù)量；基于所述單位時(shí)間讀出和寫入的數(shù)據(jù)量調(diào)整所述DDR控制器的頻率；如此，至少能降低SOC芯片中DDR控制器的功耗。附圖說明圖1為本發(fā)明實(shí)施例控制方法的實(shí)現(xiàn)流程示意圖一；圖2為本發(fā)明實(shí)施例控制方法的實(shí)現(xiàn)流程示意圖二；圖3為本發(fā)明實(shí)施例控制裝置的結(jié)構(gòu)示意圖一；圖4為本發(fā)明實(shí)施例控制裝置的結(jié)構(gòu)示意圖二。具體實(shí)施方式下面結(jié)合附圖對(duì)本發(fā)明的實(shí)現(xiàn)進(jìn)行詳細(xì)闡述，所附附圖僅供參考說明之用，并非用來限定本發(fā)明。實(shí)施例一圖1為本發(fā)明實(shí)施例控制方法的實(shí)現(xiàn)流程示意圖一，在本發(fā)明一個(gè)優(yōu)選實(shí)施例中，所述控制方法主要包括以下步驟：步驟101：獲取所述雙倍速率同步動(dòng)態(tài)隨機(jī)存儲(chǔ)器中單位時(shí)間讀出和寫入的數(shù)據(jù)量。在一具體實(shí)施例中，所述獲取所述雙倍速率同步動(dòng)態(tài)隨機(jī)存儲(chǔ)器中單位時(shí)間讀出和寫入的數(shù)據(jù)量，可以包括：設(shè)置至少一個(gè)計(jì)數(shù)器；通過所述至少一個(gè)計(jì)數(shù)器記錄所述雙倍速率同步動(dòng)態(tài)隨機(jī)存儲(chǔ)器中單位時(shí)間讀出和寫入的數(shù)據(jù)量。舉例來說，為雙倍速率同步動(dòng)態(tài)隨機(jī)存儲(chǔ)控制器配置一個(gè)計(jì)數(shù)器，所述計(jì)數(shù)器既負(fù)責(zé)記錄所述雙倍速率同步動(dòng)態(tài)隨機(jī)存儲(chǔ)器中單位時(shí)間讀出的數(shù)據(jù)量，還負(fù)責(zé)記錄所述雙倍速率同步動(dòng)態(tài)隨機(jī)存儲(chǔ)器中單位時(shí)間寫入的數(shù)據(jù)量。再舉例來說，為雙倍速率同步動(dòng)態(tài)隨機(jī)存儲(chǔ)控制器配置兩個(gè)計(jì)數(shù)器，其中一個(gè)計(jì)數(shù)器負(fù)責(zé)記錄所述雙倍速率同步動(dòng)態(tài)隨機(jī)存儲(chǔ)器中單位時(shí)間讀出的數(shù)據(jù)量，另一個(gè)計(jì)數(shù)器負(fù)責(zé)記錄所述雙倍速率同步動(dòng)態(tài)隨機(jī)存儲(chǔ)器中單位時(shí)間寫入的數(shù)據(jù)量。當(dāng)然，還可以采用其他能夠記錄所述雙倍速率同步動(dòng)態(tài)隨機(jī)存儲(chǔ)器中單位時(shí)間讀出和寫入的數(shù)據(jù)量的方式來獲取單位時(shí)間讀出和寫入的數(shù)據(jù)量，在此不再列舉。步驟102：基于所述單位時(shí)間讀出和寫入的數(shù)據(jù)量調(diào)整所述雙倍速率同步動(dòng)態(tài)隨機(jī)存儲(chǔ)器中雙倍速率同步動(dòng)態(tài)隨機(jī)存儲(chǔ)控制器的頻率。在一可選實(shí)施方式中，所述基于所述單位時(shí)間讀出和寫入的數(shù)據(jù)量調(diào)整所述雙倍速率同步動(dòng)態(tài)隨機(jī)存儲(chǔ)器中雙倍數(shù)據(jù)速率控制器的頻率，包括：比較所述單位時(shí)間讀出和寫入的數(shù)據(jù)量，與預(yù)設(shè)閾值的關(guān)系；若所述單位時(shí)間讀出和寫入的數(shù)據(jù)量大于或等于第一預(yù)設(shè)閾值，則調(diào)大所述雙倍速率同步動(dòng)態(tài)隨機(jī)存儲(chǔ)控制器的頻率；若所述單位時(shí)間讀出和寫入的數(shù)據(jù)量小于或等于第二預(yù)設(shè)閾值，則調(diào)小所述雙倍速率同步動(dòng)態(tài)隨機(jī)存儲(chǔ)控制器的頻率；其中，所述第二預(yù)設(shè)閾值小于或等于所述第一預(yù)設(shè)閾值。在一具體實(shí)施方式中，所述基于所述單位時(shí)間讀出和寫入的數(shù)據(jù)量調(diào)整所述雙倍速率同步動(dòng)態(tài)隨機(jī)存儲(chǔ)器中雙倍數(shù)據(jù)速率控制器的頻率，包括：比較所述單位時(shí)間讀出的數(shù)據(jù)量，與預(yù)設(shè)閾值的關(guān)系；若所述單位時(shí)間讀出的數(shù)據(jù)量大于或等于第一預(yù)設(shè)閾值，則調(diào)大所述雙倍速率同步動(dòng)態(tài)隨機(jī)存儲(chǔ)控制器的頻率；若所述單位時(shí)間讀出的數(shù)據(jù)量小于或等于第二預(yù)設(shè)閾值，則調(diào)小所述雙倍速率同步動(dòng)態(tài)隨機(jī)存儲(chǔ)控制器的頻率；其中，所述第二預(yù)設(shè)閾值小于或等于所述第一預(yù)設(shè)閾值。在另一具體實(shí)施方式中，所述基于所述單位時(shí)間讀出和寫入的數(shù)據(jù)量調(diào)整所述雙倍速率同步動(dòng)態(tài)隨機(jī)存儲(chǔ)器中雙倍數(shù)據(jù)速率控制器的頻率，包括：比較所述單位時(shí)間寫入的數(shù)據(jù)量，與預(yù)設(shè)閾值的關(guān)系；若所述單位時(shí)間寫入的數(shù)據(jù)量大于或等于第一預(yù)設(shè)閾值，則調(diào)大所述雙倍速率同步動(dòng)態(tài)隨機(jī)存儲(chǔ)控制器的頻率；若所述單位時(shí)間寫入的數(shù)據(jù)量小于或等于第二預(yù)設(shè)閾值，則調(diào)小所述雙倍速率同步動(dòng)態(tài)隨機(jī)存儲(chǔ)控制器的頻率；其中，所述第二預(yù)設(shè)閾值小于或等于所述第一預(yù)設(shè)閾值。在又一具體實(shí)施方式中，所述基于所述單位時(shí)間讀出和寫入的數(shù)據(jù)量調(diào)整所述雙倍速率同步動(dòng)態(tài)隨機(jī)存儲(chǔ)器中雙倍數(shù)據(jù)速率控制器的頻率，包括：比較所述單位時(shí)間讀出的數(shù)據(jù)量與寫入的數(shù)據(jù)量之和，與預(yù)設(shè)閾值的關(guān)系；若所述單位時(shí)間讀出的數(shù)據(jù)量與寫入的數(shù)據(jù)量之和大于或等于第一預(yù)設(shè)閾值，則調(diào)大所述雙倍速率同步動(dòng)態(tài)隨機(jī)存儲(chǔ)控制器的頻率；若所述單位時(shí)間讀出的數(shù)據(jù)量與寫入的數(shù)據(jù)量之和小于或等于第二預(yù)設(shè)閾值，則調(diào)小所述雙倍速率同步動(dòng)態(tài)隨機(jī)存儲(chǔ)控制器的頻率；其中，所述第二預(yù)設(shè)閾值小于或等于所述第一預(yù)設(shè)閾值。當(dāng)然，根據(jù)所比較的數(shù)據(jù)量的種類不同，所述第一預(yù)設(shè)閾值、所述第二預(yù)設(shè)閾值均可以進(jìn)行適應(yīng)性的變化。例如，比較單位時(shí)間讀出的數(shù)據(jù)量與寫入的數(shù)據(jù)量之和，與第一預(yù)設(shè)閾值、第二預(yù)設(shè)閾值的大小時(shí)，此境況下，相對(duì)于僅比較單位時(shí)間讀出的數(shù)據(jù)量或單位時(shí)間寫入的數(shù)據(jù)量而言，前者所對(duì)應(yīng)的第一預(yù)設(shè)閾值、第二預(yù)設(shè)閾值均較大；后者所對(duì)應(yīng)的第一預(yù)設(shè)閾值、第二預(yù)設(shè)閾值相對(duì)于前者而言較小。在一可選實(shí)施方式中，基于雙倍速率同步動(dòng)態(tài)隨機(jī)存儲(chǔ)控制器的頻率和雙倍速率同步動(dòng)態(tài)隨機(jī)存儲(chǔ)控制器的數(shù)據(jù)寬度確定所述第一預(yù)設(shè)閾值以及所述第二預(yù)設(shè)閾值。在一具體實(shí)施方式中，所述第一預(yù)設(shè)閾值＝(DDR控制器的頻率/DDR控制器的數(shù)據(jù)寬度)×α；其中，α為第一因子；所述第二預(yù)設(shè)閾值＝(DDR控制器的頻率/DDR控制器的數(shù)據(jù)寬度)×β；其中，β為第二因子；α＞β。其中，所述第一因子與所述第二因子均可以根據(jù)當(dāng)前DDR控制器的使用情況而設(shè)定。舉例來說，α＝0.8，β＝0.4；那么，CPU根據(jù)單位時(shí)間的數(shù)據(jù)量來調(diào)整DDR控制器的頻率；如果數(shù)據(jù)量大于第一預(yù)設(shè)閾值(DDR控制器的頻率/DDR控制器的數(shù)據(jù)寬度*0.8)，則提高DDR控制器的頻率，以保證在一定時(shí)間內(nèi)把數(shù)據(jù)處理完。假如數(shù)據(jù)量低于一定值(DDR控制器的頻率/DDR控制器的數(shù)據(jù)寬度*0.4)，則降低DDR控制器的頻率，以在保證在一定時(shí)間內(nèi)把數(shù)據(jù)處理完的同時(shí)，降低DDR控制器的功耗。在一可選實(shí)施方式中，若所述單位時(shí)間讀出和寫入的數(shù)據(jù)量小于或等于第二預(yù)設(shè)閾值，則調(diào)小所述雙倍速率同步動(dòng)態(tài)隨機(jī)存儲(chǔ)控制器的頻率，還包括：判斷讀出和寫入的各數(shù)據(jù)之間是否具有獨(dú)立性；如果是，關(guān)閉雙倍速率同步動(dòng)態(tài)隨機(jī)存儲(chǔ)控制器中的一個(gè)或多個(gè)處于空閑狀態(tài)的高速接口PHY。可選地，每個(gè)高速接口連接一個(gè)雙倍速率同步動(dòng)態(tài)隨機(jī)存儲(chǔ)顆粒。這里，數(shù)據(jù)之間的獨(dú)立性，是指同時(shí)傳輸?shù)亩鄠€(gè)字節(jié)之間或前后傳輸?shù)臄?shù)據(jù)之間沒有必然聯(lián)系。調(diào)整其寫入或讀出的順序時(shí)，不會(huì)造成數(shù)據(jù)訪問的混亂或錯(cuò)誤。例如：表1所示數(shù)據(jù)格式：字節(jié)A1字節(jié)B1字節(jié)C1字節(jié)D1字節(jié)A2字節(jié)B2字節(jié)C2字節(jié)D2字節(jié)A3字節(jié)B3字節(jié)C3字節(jié)D3表1其中，A1、B1、C1、D1來自不同的數(shù)據(jù)源，這四個(gè)字節(jié)的數(shù)據(jù)是相互獨(dú)立的，沒有相互的依賴關(guān)系，則稱這組數(shù)據(jù)之間具有獨(dú)立性。對(duì)于只進(jìn)行部分位寬數(shù)據(jù)的訪問，是數(shù)據(jù)獨(dú)立性的一種特殊情況。例如，表2所示，在32比特總線DDR存儲(chǔ)系統(tǒng)中只進(jìn)行字節(jié)操作，或在32比特總線DDR存儲(chǔ)系統(tǒng)中只進(jìn)行16比特的雙字節(jié)操作。字節(jié)A1000000字節(jié)A2000000字節(jié)A3000000表2上面只是舉出兩個(gè)簡單示例，具體的數(shù)據(jù)獨(dú)立性判斷由SOC系統(tǒng)決定，本申請(qǐng)不做過多約束。其中，所述關(guān)閉雙倍速率同步動(dòng)態(tài)隨機(jī)存儲(chǔ)控制器中的一個(gè)或多個(gè)處于空閑狀態(tài)的高速接口時(shí)，所述方法還包括：關(guān)閉與所述一個(gè)或多個(gè)處于空閑狀態(tài)的高速接口連接的雙倍速率同步動(dòng)態(tài)隨機(jī)存儲(chǔ)顆粒。需要說明的是，一般來說，DDR控制器由數(shù)字邏輯控制器和PHY兩部分組成。從廣義上來說，PHY指的是芯片存儲(chǔ)器的高速接口物理層，其中，PHY中包括高速接口。具體地，PHY部分是由幾個(gè)小物理單元拼成的，比如32位的DDR控制器的PHY部分由4個(gè)8位PHY拼成的。在某些應(yīng)用中，假如數(shù)據(jù)量低于一定值，同時(shí)數(shù)據(jù)具有一定的獨(dú)立性，可以關(guān)閉4個(gè)PHY中的某幾個(gè)。同樣，若每個(gè)PHY連接一個(gè)DDR顆粒，則也可以關(guān)閉相應(yīng)的DDR顆粒。本實(shí)施例所述技術(shù)方案可應(yīng)用于包含有雙倍速率同步動(dòng)態(tài)隨機(jī)存儲(chǔ)器的芯片中，如SOC芯片。在本發(fā)明實(shí)施例中，獲取DDR控制器中單位時(shí)間讀出和寫入的數(shù)據(jù)量；基于所述單位時(shí)間讀出和寫入的數(shù)據(jù)量調(diào)整所述DDR控制器的頻率；如此，至少能降低SOC芯片中DDR控制器的功耗。實(shí)施例二圖2為本發(fā)明實(shí)施例控制方法的實(shí)現(xiàn)流程示意圖二，在本發(fā)明一個(gè)優(yōu)選實(shí)施例中，所述控制方法主要包括以下步驟：步驟201：獲取所述雙倍速率同步動(dòng)態(tài)隨機(jī)存儲(chǔ)器中單位時(shí)間讀出和寫入的數(shù)據(jù)量。這里，可以通過設(shè)置計(jì)數(shù)器的方式來記錄所述雙倍速率同步動(dòng)態(tài)隨機(jī)存儲(chǔ)器中單位時(shí)間讀出和寫入的數(shù)據(jù)量。步驟202：基于所述單位時(shí)間讀出和寫入的數(shù)據(jù)量調(diào)整所述雙倍速率同步動(dòng)態(tài)隨機(jī)存儲(chǔ)器中雙倍速率同步動(dòng)態(tài)隨機(jī)存儲(chǔ)控制器的頻率。在一可選實(shí)施方式中，所述基于所述單位時(shí)間讀出和寫入的數(shù)據(jù)量調(diào)整所述雙倍速率同步動(dòng)態(tài)隨機(jī)存儲(chǔ)器中雙倍數(shù)據(jù)速率控制器的頻率，包括：比較所述單位時(shí)間讀出和寫入的數(shù)據(jù)量，與預(yù)設(shè)閾值的關(guān)系；若所述單位時(shí)間讀出和寫入的數(shù)據(jù)量大于或等于第一預(yù)設(shè)閾值，則調(diào)大所述雙倍速率同步動(dòng)態(tài)隨機(jī)存儲(chǔ)控制器的頻率；若所述單位時(shí)間讀出和寫入的數(shù)據(jù)量小于或等于第二預(yù)設(shè)閾值，則調(diào)小所述雙倍速率同步動(dòng)態(tài)隨機(jī)存儲(chǔ)控制器的頻率；其中，所述第二預(yù)設(shè)閾值小于或等于所述第一預(yù)設(shè)閾值。步驟203：基于調(diào)整后的雙倍速率同步動(dòng)態(tài)隨機(jī)存儲(chǔ)控制器的頻率，與雙倍速率同步動(dòng)態(tài)隨機(jī)存儲(chǔ)顆粒的頻率的關(guān)系，確定雙倍速率同步動(dòng)態(tài)隨機(jī)存儲(chǔ)顆粒的頻率。一般來說，雙倍速率同步動(dòng)態(tài)隨機(jī)存儲(chǔ)器包括DDR控制器和DDR顆粒；DDR控制器位于SOC芯片內(nèi)，DDR顆粒位于SOC芯片外。在一可選實(shí)施方式中，所述基于調(diào)整后的雙倍速率同步動(dòng)態(tài)隨機(jī)存儲(chǔ)控制器的頻率，與雙倍速率同步動(dòng)態(tài)隨機(jī)存儲(chǔ)顆粒的頻率的關(guān)系，確定雙倍速率同步動(dòng)態(tài)隨機(jī)存儲(chǔ)顆粒的頻率，包括：控制雙倍速率同步動(dòng)態(tài)隨機(jī)存儲(chǔ)顆粒的頻率跟隨雙倍速率同步動(dòng)態(tài)隨機(jī)存儲(chǔ)控制器的頻率的變化而調(diào)整。一般來說，雙倍速率同步動(dòng)態(tài)隨機(jī)存儲(chǔ)控制器的頻率，與雙倍速率同步動(dòng)態(tài)隨機(jī)存儲(chǔ)顆粒的頻率的關(guān)系為：DDR控制器的頻率升高，DDR顆粒的頻率也隨之升高；DDR控制器的頻率降低，DDR顆粒的頻率也隨之降低。如此，在改變DDR控制器頻率的同時(shí)，可以同時(shí)改變外部DDR顆粒的頻率來降低系統(tǒng)的整體功耗。在一具體實(shí)施方式中，雙倍速率同步動(dòng)態(tài)隨機(jī)存儲(chǔ)顆粒的頻率實(shí)時(shí)跟隨雙倍速率同步動(dòng)態(tài)隨機(jī)存儲(chǔ)控制器的頻率的變化而調(diào)整。如此，雙倍速率同步動(dòng)態(tài)隨機(jī)存儲(chǔ)顆粒的頻率的調(diào)節(jié)與雙倍速率同步動(dòng)態(tài)隨機(jī)存儲(chǔ)控制器的頻率的調(diào)節(jié)更具有靈活性，更具有實(shí)時(shí)性。當(dāng)然，雙倍速率同步動(dòng)態(tài)隨機(jī)存儲(chǔ)顆粒的頻率跟隨雙倍速率同步動(dòng)態(tài)隨機(jī)存儲(chǔ)控制器的頻率的變化而調(diào)整，也可以不是實(shí)時(shí)跟隨，而是有延遲性的或是在雙倍速率同步動(dòng)態(tài)隨機(jī)存儲(chǔ)控制器的頻率調(diào)整完成之后再基于調(diào)整后的雙倍速率同步動(dòng)態(tài)隨機(jī)存儲(chǔ)控制器的頻率跟隨調(diào)整。實(shí)際上，具體如何跟隨調(diào)整還取決于預(yù)先設(shè)定的雙倍速率同步動(dòng)態(tài)隨機(jī)存儲(chǔ)顆粒的頻率與雙倍速率同步動(dòng)態(tài)隨機(jī)存儲(chǔ)控制器的頻率的預(yù)設(shè)關(guān)系。比如，雙倍速率同步動(dòng)態(tài)隨機(jī)存儲(chǔ)控制器的頻率值處于一個(gè)區(qū)間內(nèi)時(shí)，雙倍速率同步動(dòng)態(tài)隨機(jī)存儲(chǔ)顆粒的頻率值為某一個(gè)固定值；雙倍速率同步動(dòng)態(tài)隨機(jī)存儲(chǔ)控制器的頻率值處于另一個(gè)區(qū)間內(nèi)時(shí)，雙倍速率同步動(dòng)態(tài)隨機(jī)存儲(chǔ)顆粒的頻率值為另一個(gè)固定值；因此，當(dāng)在其中一個(gè)區(qū)間內(nèi)調(diào)節(jié)雙倍速率同步動(dòng)態(tài)隨機(jī)存儲(chǔ)控制器的頻率時(shí)，有可能雙倍速率同步動(dòng)態(tài)隨機(jī)存儲(chǔ)顆粒的頻率值為同一個(gè)值，該情境下，雙倍速率同步動(dòng)態(tài)隨機(jī)存儲(chǔ)顆粒的頻率值并不是實(shí)時(shí)跟隨雙倍速率同步動(dòng)態(tài)隨機(jī)存儲(chǔ)控制器的頻率值調(diào)整。本實(shí)施例所述技術(shù)方案可應(yīng)用于包含有雙倍速率同步動(dòng)態(tài)隨機(jī)存儲(chǔ)器的芯片中，如SOC芯片。在本發(fā)明實(shí)施例中，獲取DDR控制器中單位時(shí)間讀出和寫入的數(shù)據(jù)量；基于所述單位時(shí)間讀出和寫入的數(shù)據(jù)量調(diào)整所述DDR控制器的頻率；基于調(diào)整后的雙倍速率同步動(dòng)態(tài)隨機(jī)存儲(chǔ)控制器的頻率，與雙倍速率同步動(dòng)態(tài)隨機(jī)存儲(chǔ)顆粒的頻率的關(guān)系，確定雙倍速率同步動(dòng)態(tài)隨機(jī)存儲(chǔ)顆粒的頻率；控制雙倍速率同步動(dòng)態(tài)隨機(jī)存儲(chǔ)顆粒的頻率跟隨雙倍速率同步動(dòng)態(tài)隨機(jī)存儲(chǔ)控制器的頻率的變化而調(diào)整；如此，至少能降低SOC芯片中DDR控制器的功耗的同時(shí)，還能降低SOC芯片外部DDR顆粒的功耗。實(shí)施例三圖3為本發(fā)明實(shí)施例提供的控制裝置的結(jié)構(gòu)示意圖一，如圖3所示，所述裝置包括：傳感器31，用于獲取所述雙倍速率同步動(dòng)態(tài)隨機(jī)存儲(chǔ)器中單位時(shí)間讀出和寫入的數(shù)據(jù)量；處理器32，用于基于所述單位時(shí)間讀出和寫入的數(shù)據(jù)量調(diào)整所述雙倍速率同步動(dòng)態(tài)隨機(jī)存儲(chǔ)器中雙倍速率同步動(dòng)態(tài)隨機(jī)存儲(chǔ)控制器的頻率。在一可選實(shí)施方式中，所述處理器32，還用于：比較所述單位時(shí)間讀出和寫入的數(shù)據(jù)量，與預(yù)設(shè)閾值的關(guān)系；若所述單位時(shí)間讀出和寫入的數(shù)據(jù)量大于或等于第一預(yù)設(shè)閾值，則調(diào)大所述雙倍速率同步動(dòng)態(tài)隨機(jī)存儲(chǔ)控制器的頻率；若所述單位時(shí)間讀出和寫入的數(shù)據(jù)量小于或等于第二預(yù)設(shè)閾值，則調(diào)小所述雙倍速率同步動(dòng)態(tài)隨機(jī)存儲(chǔ)控制器的頻率；其中，所述第二預(yù)設(shè)閾值小于或等于所述第一預(yù)設(shè)閾值。在一可選實(shí)施方式中，所述處理器32，還用于：基于雙倍速率同步動(dòng)態(tài)隨機(jī)存儲(chǔ)控制器的頻率和雙倍速率同步動(dòng)態(tài)隨機(jī)存儲(chǔ)控制器的數(shù)據(jù)寬度確定所述第一預(yù)設(shè)閾值以及所述第二預(yù)設(shè)閾值。在一具體實(shí)施方式中，所述處理器32，還用于：比較所述單位時(shí)間讀出的數(shù)據(jù)量，與預(yù)設(shè)閾值的關(guān)系；若所述單位時(shí)間讀出的數(shù)據(jù)量大于或等于第一預(yù)設(shè)閾值，則調(diào)大所述雙倍速率同步動(dòng)態(tài)隨機(jī)存儲(chǔ)控制器的頻率；若所述單位時(shí)間讀出的數(shù)據(jù)量小于或等于第二預(yù)設(shè)閾值，則調(diào)小所述雙倍速率同步動(dòng)態(tài)隨機(jī)存儲(chǔ)控制器的頻率；其中，所述第二預(yù)設(shè)閾值小于或等于所述第一預(yù)設(shè)閾值。在另一具體實(shí)施方式中，所述處理器32，還用于：比較所述單位時(shí)間寫入的數(shù)據(jù)量，與預(yù)設(shè)閾值的關(guān)系；若所述單位時(shí)間寫入的數(shù)據(jù)量大于或等于第一預(yù)設(shè)閾值，則調(diào)大所述雙倍速率同步動(dòng)態(tài)隨機(jī)存儲(chǔ)控制器的頻率；若所述單位時(shí)間寫入的數(shù)據(jù)量小于或等于第二預(yù)設(shè)閾值，則調(diào)小所述雙倍速率同步動(dòng)態(tài)隨機(jī)存儲(chǔ)控制器的頻率；其中，所述第二預(yù)設(shè)閾值小于或等于所述第一預(yù)設(shè)閾值。在又一具體實(shí)施方式中，所述處理器32，還用于：比較所述單位時(shí)間讀出的數(shù)據(jù)量與寫入的數(shù)據(jù)量之和，與預(yù)設(shè)閾值的關(guān)系；若所述單位時(shí)間讀出的數(shù)據(jù)量與寫入的數(shù)據(jù)量之和大于或等于第一預(yù)設(shè)閾值，則調(diào)大所述雙倍速率同步動(dòng)態(tài)隨機(jī)存儲(chǔ)控制器的頻率；若所述單位時(shí)間讀出的數(shù)據(jù)量與寫入的數(shù)據(jù)量之和小于或等于第二預(yù)設(shè)閾值，則調(diào)小所述雙倍速率同步動(dòng)態(tài)隨機(jī)存儲(chǔ)控制器的頻率；其中，所述第二預(yù)設(shè)閾值小于或等于所述第一預(yù)設(shè)閾值。當(dāng)然，根據(jù)所比較的數(shù)據(jù)量的種類不同，所述第一預(yù)設(shè)閾值、所述第二預(yù)設(shè)閾值均可以進(jìn)行適應(yīng)性的變化。例如，比較單位時(shí)間讀出的數(shù)據(jù)量與寫入的數(shù)據(jù)量之和，與第一預(yù)設(shè)閾值、第二預(yù)設(shè)閾值的大小時(shí)，此境況下，相對(duì)于僅比較單位時(shí)間讀出的數(shù)據(jù)量或單位時(shí)間寫入的數(shù)據(jù)量而言，前者所對(duì)應(yīng)的第一預(yù)設(shè)閾值、第二預(yù)設(shè)閾值均較大；后者所對(duì)應(yīng)的第一預(yù)設(shè)閾值、第二預(yù)設(shè)閾值相對(duì)于前者而言較小。在一可選實(shí)施方式中，所述處理器32，還用于：基于調(diào)整后的雙倍速率同步動(dòng)態(tài)隨機(jī)存儲(chǔ)控制器的頻率，與雙倍速率同步動(dòng)態(tài)隨機(jī)存儲(chǔ)顆粒的頻率的關(guān)系，確定雙倍速率同步動(dòng)態(tài)隨機(jī)存儲(chǔ)顆粒的頻率。在一可選實(shí)施方式中，所述處理器32，還用于：控制雙倍速率同步動(dòng)態(tài)隨機(jī)存儲(chǔ)顆粒的頻率跟隨雙倍速率同步動(dòng)態(tài)隨機(jī)存儲(chǔ)控制器的頻率的變化而調(diào)整。在一可選實(shí)施方式中，所述處理器32，還用于：判斷讀出和寫入的各數(shù)據(jù)之間是否具有獨(dú)立性；如果是，關(guān)閉雙倍速率同步動(dòng)態(tài)隨機(jī)存儲(chǔ)控制器中的一個(gè)或多個(gè)處于空閑狀態(tài)的高速接口PHY；其中，每個(gè)高速接口連接一個(gè)雙倍速率同步動(dòng)態(tài)隨機(jī)存儲(chǔ)顆粒。在一可選實(shí)施方式中，所述處理器32，還用于：關(guān)閉與所述一個(gè)或多個(gè)處于空閑狀態(tài)的高速接口連接的雙倍速率同步動(dòng)態(tài)隨機(jī)存儲(chǔ)顆粒。本領(lǐng)域技術(shù)人員應(yīng)當(dāng)理解，本發(fā)明實(shí)施例的控制裝置中各處理模塊的功能，可參照前述控制方法的相關(guān)描述而理解，本發(fā)明實(shí)施例的控制裝置中各處理模塊，可通過實(shí)現(xiàn)本發(fā)明實(shí)施例所述的功能的模擬電路而實(shí)現(xiàn)，也可以通過執(zhí)行本發(fā)明實(shí)施例所述的功能的軟件在電子設(shè)備上的運(yùn)行而實(shí)現(xiàn)。其中，所述處理器32在實(shí)際應(yīng)用中，均可由控制裝置中的中央處理器(CPU，CentralProcessingUnit)、微處理器(MCU，MicroControllerUnit)、數(shù)字信號(hào)處理器(DSP，DigitalSignalProcessing)或可編程邏輯器件(PLC，ProgrammableLogicController)等實(shí)現(xiàn)。所述傳感器31在實(shí)際應(yīng)用中，可由具有統(tǒng)計(jì)功能的計(jì)數(shù)器來實(shí)現(xiàn)。本實(shí)施例所述控制裝置，可應(yīng)用于具有雙倍數(shù)據(jù)速率同步動(dòng)態(tài)隨機(jī)存儲(chǔ)器的芯片中，如SOC芯片。本實(shí)施例所述控制裝置，至少能降低SOC芯片中DDR控制器的功耗的同時(shí)，還能降低SOC芯片外部DDR顆粒的功耗。實(shí)施例四圖4為本發(fā)明實(shí)施例提供的控制裝置的結(jié)構(gòu)示意圖二，如圖4所示，所述裝置包括：獲取單元41，用于獲取所述雙倍速率同步動(dòng)態(tài)隨機(jī)存儲(chǔ)器中單位時(shí)間讀出和寫入的數(shù)據(jù)量；第一控制單元42，用于基于所述單位時(shí)間讀出和寫入的數(shù)據(jù)量調(diào)整所述雙倍速率同步動(dòng)態(tài)隨機(jī)存儲(chǔ)器中雙倍速率同步動(dòng)態(tài)隨機(jī)存儲(chǔ)控制器的頻率。在一可選實(shí)施方式中，所述第一控制單元42，還用于：比較所述單位時(shí)間讀出和寫入的數(shù)據(jù)量，與預(yù)設(shè)閾值的關(guān)系；若所述單位時(shí)間讀出和寫入的數(shù)據(jù)量大于或等于第一預(yù)設(shè)閾值，則調(diào)大所述雙倍速率同步動(dòng)態(tài)隨機(jī)存儲(chǔ)控制器的頻率；若所述單位時(shí)間讀出和寫入的數(shù)據(jù)量小于或等于第二預(yù)設(shè)閾值，則調(diào)小所述雙倍速率同步動(dòng)態(tài)隨機(jī)存儲(chǔ)控制器的頻率；其中，所述第二預(yù)設(shè)閾值小于或等于所述第一預(yù)設(shè)閾值。在一可選實(shí)施方式中，所述第一控制單元42，還用于：基于雙倍速率同步動(dòng)態(tài)隨機(jī)存儲(chǔ)控制器的頻率和雙倍速率同步動(dòng)態(tài)隨機(jī)存儲(chǔ)控制器的數(shù)據(jù)寬度確定所述第一預(yù)設(shè)閾值以及所述第二預(yù)設(shè)閾值。在一具體實(shí)施方式中，所述第一控制單元42，具體用于：比較所述單位時(shí)間讀出的數(shù)據(jù)量，與預(yù)設(shè)閾值的關(guān)系；若所述單位時(shí)間讀出的數(shù)據(jù)量大于或等于第一預(yù)設(shè)閾值，則調(diào)大所述雙倍速率同步動(dòng)態(tài)隨機(jī)存儲(chǔ)控制器的頻率；若所述單位時(shí)間讀出的數(shù)據(jù)量小于或等于第二預(yù)設(shè)閾值，則調(diào)小所述雙倍速率同步動(dòng)態(tài)隨機(jī)存儲(chǔ)控制器的頻率；其中，所述第二預(yù)設(shè)閾值小于或等于所述第一預(yù)設(shè)閾值。在另一具體實(shí)施方式中，所述第一控制單元42，具體用于：比較所述單位時(shí)間寫入的數(shù)據(jù)量，與預(yù)設(shè)閾值的關(guān)系；若所述單位時(shí)間寫入的數(shù)據(jù)量大于或等于第一預(yù)設(shè)閾值，則調(diào)大所述雙倍速率同步動(dòng)態(tài)隨機(jī)存儲(chǔ)控制器的頻率；若所述單位時(shí)間寫入的數(shù)據(jù)量小于或等于第二預(yù)設(shè)閾值，則調(diào)小所述雙倍速率同步動(dòng)態(tài)隨機(jī)存儲(chǔ)控制器的頻率；其中，所述第二預(yù)設(shè)閾值小于或等于所述第一預(yù)設(shè)閾值。在又一具體實(shí)施方式中，所述第一控制單元42，具體用于：比較所述單位時(shí)間讀出的數(shù)據(jù)量與寫入的數(shù)據(jù)量之和，與預(yù)設(shè)閾值的關(guān)系；若所述單位時(shí)間讀出的數(shù)據(jù)量與寫入的數(shù)據(jù)量之和大于或等于第一預(yù)設(shè)閾值，則調(diào)大所述雙倍速率同步動(dòng)態(tài)隨機(jī)存儲(chǔ)控制器的頻率；若所述單位時(shí)間讀出的數(shù)據(jù)量與寫入的數(shù)據(jù)量之和小于或等于第二預(yù)設(shè)閾值，則調(diào)小所述雙倍速率同步動(dòng)態(tài)隨機(jī)存儲(chǔ)控制器的頻率；其中，所述第二預(yù)設(shè)閾值小于或等于所述第一預(yù)設(shè)閾值。當(dāng)然，根據(jù)所比較的數(shù)據(jù)量的種類不同，所述第一預(yù)設(shè)閾值、所述第二預(yù)設(shè)閾值均可以進(jìn)行適應(yīng)性的變化。例如，比較單位時(shí)間讀出的數(shù)據(jù)量與寫入的數(shù)據(jù)量之和，與第一預(yù)設(shè)閾值、第二預(yù)設(shè)閾值的大小時(shí)，此境況下，相對(duì)于僅比較單位時(shí)間讀出的數(shù)據(jù)量或單位時(shí)間寫入的數(shù)據(jù)量而言，前者所對(duì)應(yīng)的第一預(yù)設(shè)閾值、第二預(yù)設(shè)閾值均較大；后者所對(duì)應(yīng)的第一預(yù)設(shè)閾值、第二預(yù)設(shè)閾值相對(duì)于前者而言較小。在一可選實(shí)施方式中，所述控制裝置還包括：確定單元43，用于基于調(diào)整后的雙倍速率同步動(dòng)態(tài)隨機(jī)存儲(chǔ)控制器的頻率，與雙倍速率同步動(dòng)態(tài)隨機(jī)存儲(chǔ)顆粒的頻率的關(guān)系，確定雙倍速率同步動(dòng)態(tài)隨機(jī)存儲(chǔ)顆粒的頻率。在一可選實(shí)施方式中，所述控制裝置還包括：第二控制單元44，用于控制雙倍速率同步動(dòng)態(tài)隨機(jī)存儲(chǔ)顆粒的頻率跟隨雙倍速率同步動(dòng)態(tài)隨機(jī)存儲(chǔ)控制器的頻率的變化而調(diào)整。在一可選實(shí)施方式中，所述控制裝置還包括：判斷單元45，用于判斷讀出和寫入的各數(shù)據(jù)之間是否具有獨(dú)立性；處理單元46，用于如果是，關(guān)閉雙倍速率同步動(dòng)態(tài)隨機(jī)存儲(chǔ)控制器中的一個(gè)或多個(gè)處于空閑狀態(tài)的高速接口PHY；其中，每個(gè)高速接口連接一個(gè)雙倍速率同步動(dòng)態(tài)隨機(jī)存儲(chǔ)顆粒。在一可選實(shí)施方式中，所述處理單元46，還用于：關(guān)閉與所述一個(gè)或多個(gè)處于空閑狀態(tài)的高速接口連接的雙倍速率同步動(dòng)態(tài)隨機(jī)存儲(chǔ)顆粒。本領(lǐng)域技術(shù)人員應(yīng)當(dāng)理解，本發(fā)明實(shí)施例的控制裝置中各處理模塊的功能，可參照前述控制方法的相關(guān)描述而理解，本發(fā)明實(shí)施例的控制裝置中各處理模塊，可通過實(shí)現(xiàn)本發(fā)明實(shí)施例所述的功能的模擬電路而實(shí)現(xiàn)，也可以通過執(zhí)行本發(fā)明實(shí)施例所述的功能的軟件在電子設(shè)備上的運(yùn)行而實(shí)現(xiàn)。其中，所述獲取單元41、第一控制單元42、確定單元43、第二控制單元44、判斷單元45、處理單元46，在實(shí)際應(yīng)用中，均可由控制裝置中的CPU、MCU、DSP或PLC等實(shí)現(xiàn)。本實(shí)施例所述控制裝置，可應(yīng)用于具有雙倍數(shù)據(jù)速率同步動(dòng)態(tài)隨機(jī)存儲(chǔ)器的芯片中，如SOC芯片。本實(shí)施例所述控制裝置，至少能降低SOC芯片中DDR控制器的功耗的同時(shí)，還能降低SOC芯片外部DDR顆粒的功耗。在本申請(qǐng)所提供的幾個(gè)實(shí)施例中，應(yīng)該理解到，所揭露的設(shè)備和方法，可以通過其它的方式實(shí)現(xiàn)。以上所描述的設(shè)備實(shí)施例僅僅是示意性的，例如，所述單元的劃分，僅僅為一種邏輯功能劃分，實(shí)際實(shí)現(xiàn)時(shí)可以有另外的劃分方式，如：多個(gè)單元或組件可以結(jié)合，或可以集成到另一個(gè)系統(tǒng)，或一些特征可以忽略，或不執(zhí)行。另外，所顯示或討論的各組成部分相互之間的耦合、或直接耦合、或通信連接可以是通過一些接口，設(shè)備或單元的間接耦合或通信連接，可以是電性的、機(jī)械的或其它形式的。上述作為分離部件說明的單元可以是、或也可以不是物理上分開的，作為單元顯示的部件可以是、或也可以不是物理單元；既可以位于一個(gè)地方，也可以分布到多個(gè)網(wǎng)絡(luò)單元上；可以根據(jù)實(shí)際的需要選擇其中的部分或全部單元來實(shí)現(xiàn)本實(shí)施例方案的目的。另外，在本發(fā)明各實(shí)施例中的各功能單元可以全部集成在一個(gè)處理單元中，也可以是各單元分別單獨(dú)作為一個(gè)單元，也可以兩個(gè)或兩個(gè)以上單元集成在一個(gè)單元中；上述集成的單元既可以采用硬件的形式實(shí)現(xiàn)，也可以采用硬件加軟件功能單元的形式實(shí)現(xiàn)。本領(lǐng)域普通技術(shù)人員可以理解：實(shí)現(xiàn)上述方法實(shí)施例的全部或部分步驟可以通過程序指令相關(guān)的硬件來完成，前述的程序可以存儲(chǔ)于計(jì)算機(jī)可讀取存儲(chǔ)介質(zhì)中，該程序在執(zhí)行時(shí)，執(zhí)行包括上述方法實(shí)施例的步驟；而前述的存儲(chǔ)介質(zhì)包括：移動(dòng)存儲(chǔ)設(shè)備、只讀存儲(chǔ)器(Read-OnlyMemory，ROM)、隨機(jī)存取存儲(chǔ)器(RandomAccessMemory，RAM)、磁碟或者光盤等各種可以存儲(chǔ)程序代碼的介質(zhì)。或者，本發(fā)明上述集成的單元如果以軟件功能模塊的形式實(shí)現(xiàn)并作為獨(dú)立的產(chǎn)品銷售或使用時(shí)，也可以存儲(chǔ)在一個(gè)計(jì)算機(jī)可讀取存儲(chǔ)介質(zhì)中。基于這樣的理解，本發(fā)明實(shí)施例的技術(shù)方案本質(zhì)上或者說對(duì)現(xiàn)有技術(shù)做出貢獻(xiàn)的部分可以以軟件產(chǎn)品的形式體現(xiàn)出來，該計(jì)算機(jī)軟件產(chǎn)品存儲(chǔ)在一個(gè)存儲(chǔ)介質(zhì)中，包括若干指令用以使得一臺(tái)計(jì)算機(jī)設(shè)備(可以是個(gè)人計(jì)算機(jī)、服務(wù)器、或者網(wǎng)絡(luò)設(shè)備等)執(zhí)行本發(fā)明各個(gè)實(shí)施例所述方法的全部或部分。而前述的存儲(chǔ)介質(zhì)包括：移動(dòng)存儲(chǔ)設(shè)備、ROM、RAM、磁碟或者光盤等各種可以存儲(chǔ)程序代碼的介質(zhì)。以上所述，僅為本發(fā)明的具體實(shí)施方式，但本發(fā)明的保護(hù)范圍并不局限于此，任何熟悉本
技術(shù)領(lǐng)域：
的技術(shù)人員在本發(fā)明揭露的技術(shù)范圍內(nèi)，可輕易想到變化或替換，都應(yīng)涵蓋在本發(fā)明的保護(hù)范圍之內(nèi)。因此，本發(fā)明的保護(hù)范圍應(yīng)以所述權(quán)利要求的保護(hù)范圍為準(zhǔn)。當(dāng)前第1頁1 2 3