技術(shù)特征：
1.一種芯片物理完整性檢測裝置，其特征在于，所述檢測裝置包括金屬檢測線網(wǎng)和多個電平檢測模塊，所述金屬檢測線網(wǎng)一端接地，在所述金屬檢測線網(wǎng)上設(shè)置多個檢測點，每個檢測點連接一個電平檢測模塊，所述電平檢測模塊，用于檢測與其連接的檢測點的電平，當(dāng)所述檢測點的電平異常時，輸出異常信號；所述電平檢測模塊包括：第一上拉器件TIEH、數(shù)據(jù)選擇器MUX、保持電路HOLD、異或門XOR、第二上拉器件TIEH、第一寄存器FF、或門OR和第二寄存器FF，所述數(shù)據(jù)選擇器MUX的高選通輸入端與所述第一上拉器件TIEH的輸出端相連，所述數(shù)據(jù)選擇器MUX的低選通輸入端與所述檢測點相連，所述數(shù)據(jù)選擇器MUX的選擇控制端口SEL接入檢測頻率控制信號，所述數(shù)據(jù)選擇器MUX的輸出端通過保持電路HOLD與所述異或門XOR的第一輸入端相連，所述異或門XOR的第二輸入端接入所述檢測頻率控制信號，所述第一寄存器FF的數(shù)據(jù)輸入端D與所述第二上拉器件TIEH的輸出端相連，所述第一寄存器FF的觸發(fā)信號輸入端與所述異或門XOR的輸出端相連，所述第一寄存器FF的數(shù)據(jù)輸出端Q與所述或門OR的第一輸入端相連，所述或門OR的第二輸入端與前級電平檢測模塊第二寄存器FF的數(shù)據(jù)輸出端相連，所述或門OR的輸出端與所述第二寄存器FF的數(shù)據(jù)輸入端D相連，所述第二寄存器FF的觸發(fā)信號輸入端接入時鐘信號，所述第二寄存器FF的數(shù)據(jù)輸出端Q與后級電平檢測模塊中或門OR的第二輸入端相連；所述第一寄存器FF和第二寄存器FF的使能信號端EN分別接入系統(tǒng)控制信號，控制所述第一寄存器FF和/或第二寄存器FF的復(fù)位和/或正常工作，當(dāng)檢測點的電平異?；蛘咔凹夒娖綑z測模塊中的第二寄存器FF輸出異常信號，則所述第二寄存器FF的數(shù)據(jù)輸出端Q輸出異常信號。2.根據(jù)權(quán)利要求1所述的檢測裝置，其特征在于，所述多個電平檢測模塊分為多個組。3.根據(jù)權(quán)利要求1所述的檢測裝置，其特征在于，所述檢測點設(shè)置在金 屬檢測線網(wǎng)覆蓋的關(guān)鍵區(qū)域。4.根據(jù)權(quán)利要求3所述的檢測裝置，其特征在于，關(guān)鍵區(qū)域包括存儲器區(qū)域、加解密算法區(qū)域、密鑰區(qū)域和安全地址區(qū)域。5.根據(jù)權(quán)利要求1所述的檢測裝置，其特征在于，所述檢測點電平異常為電平懸空，所述前級電平檢測模塊中的第二寄存器FF輸出異常信號為輸出“1”，所述第一寄存器FF和第二寄存器FF為上升沿觸發(fā)，所述第二寄存器FF的數(shù)據(jù)輸出端Q輸出異常信號為輸出“1”。6.一種芯片物理完整性檢測系統(tǒng)，其特征在于，所述檢測系統(tǒng)包括控制器和權(quán)利要求1-5任一所述的檢測裝置，電平檢測模塊輸出的異常信號傳遞至控制器。7.根據(jù)權(quán)利要求6所述的檢測系統(tǒng)，其特征在于，所述控制器根據(jù)異常信號將所述芯片的存儲器清零和/或停止芯片當(dāng)前工作和/或復(fù)位系統(tǒng)。