專利名稱：系統(tǒng)管理總線測(cè)試裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種測(cè)試裝置，特別涉及一種對(duì)系統(tǒng)管理總線(System Management Bus, SMBUS)上的信號(hào)進(jìn)行測(cè)試的測(cè)試裝置。
背景技術(shù)：
系統(tǒng)管理總線是電腦主機(jī)板上常用的總線，常用來控制電腦主機(jī)板上的系統(tǒng)管理 總線設(shè)備，如一些PCI (Peripheral Component hterconnect，外設(shè)部件互連)設(shè)備或PCIE 設(shè)備。在電腦主機(jī)板出貨前，一般需對(duì)系統(tǒng)管理總線進(jìn)行測(cè)試，常見的測(cè)試方法是先將一 PCI設(shè)備或一 PCIE設(shè)備，如一網(wǎng)卡直接插入電腦主機(jī)板上對(duì)應(yīng)的一 PCI插口或一 PCIE插口 上，然后在網(wǎng)卡上找到對(duì)應(yīng)的信號(hào)點(diǎn)(包括一數(shù)據(jù)信號(hào)點(diǎn)及一時(shí)鐘信號(hào)點(diǎn))，并將所述兩個(gè) 信號(hào)點(diǎn)通過焊線引出，再連接到測(cè)試儀器的探棒上進(jìn)行測(cè)試。但該測(cè)試方法存在如下缺點(diǎn) 1.在網(wǎng)卡上用焊線的形式引出測(cè)試信號(hào)點(diǎn)會(huì)對(duì)信號(hào)的傳輸品質(zhì)產(chǎn)生一定的影響，造成測(cè)試 精度不高。2.焊線焊接的位置無法盡量靠近信號(hào)點(diǎn)的末端，造成介入的反射信號(hào)較大，同 樣會(huì)使測(cè)試精度大大降低。3.如果長時(shí)間多次焊接會(huì)對(duì)網(wǎng)卡造成損壞，進(jìn)一步提高測(cè)試成 本。

發(fā)明內(nèi)容
鑒于上述內(nèi)容，本發(fā)明提供一種可簡單、方便測(cè)試系統(tǒng)管理總線的測(cè)試裝置，且該 測(cè)試裝置精度高、成本低。一種系統(tǒng)管理總線測(cè)試裝置，用于測(cè)試一待測(cè)電腦主機(jī)板上的系統(tǒng)管理總線，所 述系統(tǒng)管理總線測(cè)試裝置包括一板體，所述板體包括一可插接至所述待測(cè)電腦主機(jī)板上第 一擴(kuò)展卡插口的第一擴(kuò)展卡接口，所述第一擴(kuò)展卡接口包括第一及第三金手指引腳，所述 第一及第三金手指引腳分別對(duì)應(yīng)所述第一擴(kuò)展卡插口中與所述系統(tǒng)管理總線的時(shí)鐘信號(hào) 線、數(shù)據(jù)信號(hào)線及接地線相連的引腳，所述板體上還設(shè)有第一及第二電容，所述第一電容的 兩端分別與所述第一及第三金手指引腳電性相連，所述第一電容的兩端還分別向外延伸兩 個(gè)用于測(cè)試所述系統(tǒng)管理總線的時(shí)鐘信號(hào)線上數(shù)據(jù)的測(cè)試探針，所述第二電容的兩端分別 與所述第二及第三金手指引腳電性相連，所述第二電容的兩端還分別向外延伸兩個(gè)用于測(cè) 試所述系統(tǒng)管理總線的數(shù)據(jù)信號(hào)線上數(shù)據(jù)的測(cè)試探針。相較現(xiàn)有技術(shù)，所述系統(tǒng)管理總線測(cè)試裝置通過在所述板體上設(shè)置所述第一擴(kuò)展 卡接口，并在所述第一擴(kuò)展卡接口中設(shè)置與所述系統(tǒng)管理總線的時(shí)鐘信號(hào)線、數(shù)據(jù)信號(hào)線 及接地線相連的引腳相對(duì)應(yīng)的第一至第三金手指引腳，再通過所述第一及第二電容兩端的 測(cè)試引腳即可方便測(cè)試所述系統(tǒng)管理總線的時(shí)鐘信號(hào)線及數(shù)據(jù)信號(hào)線上的數(shù)據(jù)，測(cè)試十分 方便，并且無需額外使用網(wǎng)卡等來進(jìn)行測(cè)試，大大節(jié)省了成本。另外，由于所述系統(tǒng)管理總 線測(cè)試裝置在測(cè)試端加入了第一及第二電容，有效地消除了信號(hào)線上的噪音，并可減少信 號(hào)反射現(xiàn)象的發(fā)生，大大提高了測(cè)試精度。


下面參照附圖結(jié)合具體實(shí)施方式
對(duì)本發(fā)明作進(jìn)一步的描述。圖1為本發(fā)明系統(tǒng)管理總線測(cè)試裝置的較佳實(shí)施方式正面的示意圖。圖2為本發(fā)明系統(tǒng)管理總線測(cè)試裝置的較佳實(shí)施方式背面的示意圖。圖3為本發(fā)明系統(tǒng)管理總線測(cè)試裝置的較佳實(shí)施方式中探針的示意圖。圖4為利用本發(fā)明系統(tǒng)管理總線測(cè)試裝置的較佳實(shí)施方式測(cè)試一電腦主機(jī)板的 示意圖。主要元件符號(hào)說明
權(quán)利要求
1.一種系統(tǒng)管理總線測(cè)試裝置，用于測(cè)試一待測(cè)電腦主機(jī)板上的系統(tǒng)管理總線，所述 系統(tǒng)管理總線測(cè)試裝置包括一板體，所述板體包括一可插接至所述待測(cè)電腦主機(jī)板上第一 擴(kuò)展卡插口的第一擴(kuò)展卡接口，所述第一擴(kuò)展卡接口包括第一及第三金手指引腳，所述第 一及第三金手指引腳分別對(duì)應(yīng)所述第一擴(kuò)展卡插口中與所述系統(tǒng)管理總線的時(shí)鐘信號(hào)線、 數(shù)據(jù)信號(hào)線及接地線相連的引腳，所述板體上還設(shè)有第一及第二電容，所述第一電容的兩 端分別與所述第一及第三金手指引腳電性相連，所述第一電容的兩端還分別向外延伸兩個(gè) 用于測(cè)試所述系統(tǒng)管理總線的時(shí)鐘信號(hào)線上數(shù)據(jù)的測(cè)試探針，所述第二電容的兩端分別與 所述第二及第三金手指引腳電性相連，所述第二電容的兩端還分別向外延伸兩個(gè)用于測(cè)試 所述系統(tǒng)管理總線的數(shù)據(jù)信號(hào)線上數(shù)據(jù)的測(cè)試探針。
2.如權(quán)利要求1所述的系統(tǒng)管理總線測(cè)試裝置，其特征在于所述第一擴(kuò)展卡接口為 一 PCI 接口或一 PCIE 接口。
3.如權(quán)利要求1所述的系統(tǒng)管理總線測(cè)試裝置，其特征在于所述板體還包括一可插 接至所述待測(cè)電腦主機(jī)板上第二擴(kuò)展卡插口的第二擴(kuò)展卡接口，所述第二擴(kuò)展卡接口包括 第四及第七金手指引腳，所述第四及第七金手指引腳分別對(duì)應(yīng)所述擴(kuò)展卡插口中與所述系 統(tǒng)管理總線的接地線、時(shí)鐘信號(hào)線、數(shù)據(jù)信號(hào)線及接地線相連的引腳，所述板體上還設(shè)有第 三及第四電容，所述第三電容的兩端分別與所述第五及第四金手指引腳電性相連，所述第 三電容的兩端還分別向外延伸兩個(gè)用于測(cè)試所述系統(tǒng)管理總線的時(shí)鐘信號(hào)線上數(shù)據(jù)的測(cè) 試探針，所述第四電容的兩端分別與所述第六及第七金手指引腳電性相連，所述第四電容 的兩端還分別向外延伸兩個(gè)用于測(cè)試所述系統(tǒng)管理總線的數(shù)據(jù)信號(hào)線上數(shù)據(jù)的測(cè)試探針。
4.如權(quán)利要求3所述的系統(tǒng)管理總線測(cè)試裝置，其特征在于所述第一擴(kuò)展卡接口為 一 PCI接口，所述第二擴(kuò)展卡接口為一 PCIE接口。
全文摘要
一種系統(tǒng)管理總線測(cè)試裝置，包括一擴(kuò)展卡接口、第一及第二電容，擴(kuò)展卡接口包括第一及第三金手指引腳，所述第一及第三金手指引腳分別對(duì)應(yīng)擴(kuò)展卡插口中與系統(tǒng)管理總線的時(shí)鐘信號(hào)線、數(shù)據(jù)信號(hào)線及接地線相連的引腳，第一電容的兩端分別與第一及第三金手指引腳電性相連，還分別向外延伸兩個(gè)用于測(cè)試所述系統(tǒng)管理總線的時(shí)鐘信號(hào)線上數(shù)據(jù)的測(cè)試探針，第二電容的兩端分別與第二及第三金手指引腳電性相連，分別向外延伸兩個(gè)用于測(cè)試所述系統(tǒng)管理總線的數(shù)據(jù)信號(hào)線上數(shù)據(jù)的測(cè)試探針。所述系統(tǒng)管理總線測(cè)試裝置可簡單、方便的測(cè)試系統(tǒng)管理總線。
文檔編號(hào)G06F11/267GK102141952SQ201010300999
公開日2011年8月3日 申請(qǐng)日期2010年2月1日 優(yōu)先權(quán)日2010年2月1日
發(fā)明者于義筱, 王太誠 申請(qǐng)人:鴻富錦精密工業(yè)(深圳)有限公司, 鴻海精密工業(yè)股份有限公司