專(zhuān)利名稱(chēng)：改進(jìn)帶寄存器的存儲(chǔ)器模塊的操作的方法和系統(tǒng)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及帶寄存器的存儲(chǔ)器模塊(registered memory module)，并且更具體地但非排他地涉及改進(jìn)帶寄存器的存儲(chǔ)器模塊的操作。
背景技術(shù)：
在如圖1中所示的現(xiàn)有技術(shù)帶寄存器的存儲(chǔ)器模塊120的框圖100中，存儲(chǔ)器寄 存器122緩沖從存儲(chǔ)器控制器110到動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DRAM) 126的信號(hào)。通過(guò)緩沖來(lái) 自存儲(chǔ)器控制器110的信號(hào)，存儲(chǔ)器控制器110上的電加載降低并且它增加對(duì)DRAM 126的 高速數(shù)據(jù)存取的可靠性。存儲(chǔ)器寄存器122具有鎖相環(huán)(PLL) 124，鎖相環(huán)124由來(lái)自存儲(chǔ)器控制器110的 一對(duì)輸入差分時(shí)鐘CLK 140和CLK#142來(lái)驅(qū)動(dòng)。PLL 124的動(dòng)態(tài)功率消耗相對(duì)高于帶寄存 器的存儲(chǔ)器模塊120中存在的其它組件的功率消耗。此外，當(dāng)PLL 124正在對(duì)輸入差分時(shí) 鐘CLK 140和CLK#142鎖定以生成輸出差分時(shí)鐘CLK 150和CLK#152時(shí)，對(duì)DRAM 126不能 執(zhí)行寫(xiě)或讀操作，直到PLL 124被鎖定。

發(fā)明內(nèi)容
本發(fā)明提供一種方法，包括激活時(shí)鐘電路，其中所述時(shí)鐘電路與存儲(chǔ)器耦合；以 及當(dāng)激活所述時(shí)鐘電路時(shí)在異步模式中操作所述存儲(chǔ)器。本發(fā)明還提供一種設(shè)備，包括鎖相環(huán)(PLL)，將差分時(shí)鐘提供到存儲(chǔ)器；以及促 進(jìn)啟用或禁用所述PLL而對(duì)所述存儲(chǔ)器的操作無(wú)任何中斷的邏輯。本發(fā)明還提供一種系統(tǒng)，包括存儲(chǔ)器主機(jī)控制器；以及存儲(chǔ)器模塊，與所述存儲(chǔ) 器主機(jī)控制器耦合。所述存儲(chǔ)器模塊包括促進(jìn)在不進(jìn)入或退出所述存儲(chǔ)器模塊的自刷新 或預(yù)充電掉電操作模式的情況下進(jìn)入或退出所述存儲(chǔ)器模塊的異步操作模式的邏輯。


本發(fā)明的實(shí)施例的特征和優(yōu)點(diǎn)將從主題的以下詳細(xì)描述變得明顯，其中圖1示出現(xiàn)有技術(shù)的帶寄存器的存儲(chǔ)器模塊的框圖；圖2示出根據(jù)本發(fā)明的一個(gè)實(shí)施例的實(shí)現(xiàn)本文公開(kāi)的方法的系統(tǒng)；圖3A示出根據(jù)本發(fā)明的一個(gè)實(shí)施例的帶寄存器的存儲(chǔ)器模塊的框圖；圖3B示出根據(jù)本發(fā)明的一個(gè)實(shí)施例的帶寄存器的存儲(chǔ)器模塊的框圖；圖3C示出根據(jù)本發(fā)明的一個(gè)實(shí)施例的帶寄存器的存儲(chǔ)器模塊的框圖；圖4示出根據(jù)本發(fā)明的一個(gè)實(shí)施例的存儲(chǔ)器單元的框圖；圖5A示出根據(jù)本發(fā)明的一個(gè)實(shí)施例的將時(shí)鐘電路的操作模式從正常切換到忽視 模式的流程圖；圖5B示出根據(jù)本發(fā)明的一個(gè)實(shí)施例的將時(shí)鐘電路的操作模式從忽視切換到正常 模式的流程圖5C示出根據(jù)本發(fā)明的一個(gè)實(shí)施例的將時(shí)鐘電路的操作模式從忽視切換到正常 模式的流程圖；圖6A示出對(duì)現(xiàn)有技術(shù)的帶寄存器的存儲(chǔ)器模塊的寫(xiě)操作的現(xiàn)有技術(shù)時(shí)序圖；圖6B示出根據(jù)本發(fā)明的一個(gè)實(shí)施例的對(duì)忽視模式中的帶寄存器的存儲(chǔ)器模塊的 寫(xiě)操作的時(shí)序圖；圖7示出現(xiàn)有技術(shù)的帶寄存器的存儲(chǔ)器模塊的切換序列和根據(jù)本發(fā)明一個(gè)實(shí)施 例的帶寄存器的存儲(chǔ)器模塊的切換序列之間的比較；圖8示出現(xiàn)有技術(shù)DRAM的切換序列和根據(jù)本發(fā)明一個(gè)實(shí)施例的存儲(chǔ)器單元的切 換序列之間的比較。
具體實(shí)施方式
本文描述的本發(fā)明的實(shí)施例以示例的方式而非限制的方式在附圖中示出。為了圖 示的簡(jiǎn)單和清晰，圖中示出的元件不一定按比例繪制。例如，一些元件的尺寸為了清晰可能 相對(duì)于其它元件被夸大。而且，在認(rèn)為適當(dāng)之處，引用數(shù)字已在圖之間重復(fù)以指示對(duì)應(yīng)或相 似的元件。說(shuō)明書(shū)中對(duì)本發(fā)明的“一個(gè)實(shí)施例”或“一實(shí)施例”的引用表示結(jié)合該實(shí)施例 描述的特定特征、結(jié)構(gòu)或者特性包括在本發(fā)明的至少一個(gè)實(shí)施例中。因此，遍布說(shuō)明書(shū)在各 個(gè)位置中短語(yǔ)“在一個(gè)實(shí)施例中”的出現(xiàn)不一定都指相同實(shí)施例。本發(fā)明的實(shí)施例提供改進(jìn)帶寄存器的存儲(chǔ)器模塊的操作的方法和系統(tǒng)。在本發(fā) 明的一個(gè)實(shí)施例中，當(dāng)正在激活帶寄存器的存儲(chǔ)器模塊中的時(shí)鐘電路時(shí)，帶寄存器的存儲(chǔ) 器模塊允許異步讀和寫(xiě)操作。時(shí)鐘電路包括，但不限于，PLL、延遲鎖定環(huán)路(DLL)和諸如 此類(lèi)。例如，在本發(fā)明的一個(gè)實(shí)施例中，當(dāng)正在激活帶寄存器的存儲(chǔ)器模塊中的PLL(即， PLL正在鎖定到輸入時(shí)鐘信號(hào))時(shí)，在對(duì)帶寄存器的存儲(chǔ)器模塊執(zhí)行任何異步讀或?qū)懖僮?之前，帶寄存器的存儲(chǔ)器模塊不需等待PLL被鎖定。在本發(fā)明的另一個(gè)實(shí)施例中，帶寄存器的存儲(chǔ)器模塊允許啟用或禁用其時(shí)鐘電路 而無(wú)其操作的任何中斷。當(dāng)帶寄存器的存儲(chǔ)器模塊中的時(shí)鐘電路被禁用時(shí)，能降低帶寄存 器的存儲(chǔ)器模塊的功率消耗。在本發(fā)明的仍有的另一個(gè)實(shí)施例中，允許帶寄存器的存儲(chǔ)器 模塊在不進(jìn)入或退出帶寄存器的存儲(chǔ)器模塊的自刷新或預(yù)充電掉電操作模式的情況下進(jìn) 入或退出異步操作模式。圖2示出根據(jù)本發(fā)明的一個(gè)實(shí)施例的實(shí)現(xiàn)本文公開(kāi)的方法的系統(tǒng)200。系統(tǒng)200包 括但不限于，臺(tái)式計(jì)算機(jī)、膝上型計(jì)算機(jī)、筆記本計(jì)算機(jī)、網(wǎng)本計(jì)算機(jī)、個(gè)人數(shù)字助理(PDA)、 服務(wù)器、工作站、蜂窩電話、移動(dòng)計(jì)算裝置、因特網(wǎng)設(shè)備或任何其它類(lèi)型的計(jì)算裝置。在另一 個(gè)實(shí)施例中，用于實(shí)現(xiàn)本文公開(kāi)的方法的系統(tǒng)200可以是芯片上系統(tǒng)(SOC)系統(tǒng)。系統(tǒng)200包括存儲(chǔ)器/圖形控制器220和I/O控制器250。存儲(chǔ)器/圖形控制器 220典型地提供存儲(chǔ)器和I/O管理功能，以及多個(gè)通用和/或?qū)Ｓ眉拇嫫?、定時(shí)器等，它們可 由處理器210存取或使用。處理器210可使用一個(gè)或多個(gè)處理器來(lái)實(shí)現(xiàn)或使用多核處理器 來(lái)實(shí)現(xiàn)。存儲(chǔ)器/圖形控制器220執(zhí)行使得處理器210能夠?qū)χ鞔鎯?chǔ)器240進(jìn)行存取并與 其通信的功能，主存儲(chǔ)器240包括易失性存儲(chǔ)器242和/或非易失性存儲(chǔ)器244。在本發(fā)明 的一個(gè)實(shí)施例中，主存儲(chǔ)器240是帶寄存器的存儲(chǔ)器模塊，當(dāng)該帶寄存器的存儲(chǔ)器模塊中 的時(shí)鐘電路正在被激活時(shí)，其允許異步讀和寫(xiě)操作。
易失性存儲(chǔ)器242包括，但不限于，同步動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(SDRAM)、動(dòng)態(tài)隨機(jī) 存取存儲(chǔ)器(DRAM)、RAMBUS DRAM (RDRAM)、雙倍數(shù)據(jù)率三SDRAM (DDR3 SDRAM)、和/或任何 其它類(lèi)型的隨機(jī)存取存儲(chǔ)器裝置。非易失性存儲(chǔ)器244包括，但不限于，NAND閃速存儲(chǔ)器、 只讀存儲(chǔ)器(ROM)、電可擦除可編程ROM(EEPROM)、和/或任何其它期望類(lèi)型的存儲(chǔ)器裝置。 主存儲(chǔ)器240存儲(chǔ)信息和將由處理器210執(zhí)行的指令。主存儲(chǔ)器240也可在處理器210正 在執(zhí)行指令時(shí)存儲(chǔ)臨時(shí)變量或其它中間信息。在本發(fā)明的另一個(gè)實(shí)施例中，存儲(chǔ)器/圖形 控制器220是處理器210的部分。存儲(chǔ)器/圖形控制器220連接到顯示器裝置230，顯示器裝置230包括，但不限于， 液晶顯示器(LCD)、陰極射線管(CRT)顯示器，或任何其它形式的可視顯示器裝置。I/O控 制器250與(但不限于)存儲(chǔ)裝置260、網(wǎng)絡(luò)接口 270和鍵盤(pán)/鼠標(biāo)280耦合。特別是，1/ 0控制器250執(zhí)行使得處理器210能夠與存儲(chǔ)裝置260、網(wǎng)絡(luò)接口 270和鍵盤(pán)/鼠標(biāo)280通 信的功能。網(wǎng)絡(luò)接口 270使用任何類(lèi)型的公知網(wǎng)絡(luò)接口標(biāo)準(zhǔn)來(lái)實(shí)現(xiàn)，包括，但不限于，以太網(wǎng) 接口、USB接口、外圍組件互連(PCI)高速接口、無(wú)線接口和/或任何其它適當(dāng)類(lèi)型的接口。 無(wú)線接口根據(jù)(但不限于)電氣與電子工程師協(xié)會(huì)(IEEE)無(wú)線標(biāo)準(zhǔn)族802. 11、家用插塞 (Home Plug) AV(HPAV)、超寬帶(UWB)、藍(lán)牙、WiMax、或任何其它形式的無(wú)線通信協(xié)議來(lái)操作。在本發(fā)明的一個(gè)實(shí)施例中，圖2中所示的總線是由連接到它的所有組件共享的通 信鏈路。在本發(fā)明的另一個(gè)實(shí)施例中，圖2中所示的總線是相互連接的成對(duì)組件之間的點(diǎn) 到點(diǎn)通信鏈路。雖然圖2中所示的組件被描繪為系統(tǒng)200內(nèi)的單獨(dú)塊，但這些塊的一些所執(zhí) 行的功能可集成在單個(gè)半導(dǎo)體電路內(nèi)或可使用兩個(gè)或更多單獨(dú)的集成電路來(lái)實(shí)現(xiàn)。例如， 雖然存儲(chǔ)器/圖形控制器220和I/O控制器250被描繪為單獨(dú)的塊，但相關(guān)領(lǐng)域的技術(shù)人 員將容易認(rèn)識(shí)到存儲(chǔ)器/圖形控制器220和I/O控制器250可集成在單個(gè)半導(dǎo)體電路內(nèi)。圖3A示出根據(jù)本發(fā)明的一個(gè)實(shí)施例的帶寄存器的存儲(chǔ)器模塊306的框圖300。為 了圖示的簡(jiǎn)單和清晰，圖3A僅示出用于輸入差分時(shí)鐘對(duì)CLK 140和CLK#142之一的邏輯。 相關(guān)領(lǐng)域的技術(shù)人員將容易認(rèn)識(shí)到如何將本文公開(kāi)的本發(fā)明的實(shí)施例應(yīng)用到CLK 140和 CLK#142兩者并且它將不在本文討論。帶寄存器的存儲(chǔ)器模塊306具有存儲(chǔ)器寄存器311和存儲(chǔ)器單元390。在本發(fā)明 的一個(gè)實(shí)施例中，存儲(chǔ)器單元390可以是易失性或非易失性存儲(chǔ)器并且可包括多個(gè)存儲(chǔ)體 (memory bank)。存儲(chǔ)器控制器305將一對(duì)輸入差分時(shí)鐘CLK 140和CLK# 142提供到帶寄存 器的存儲(chǔ)器模塊306。在本發(fā)明的一個(gè)實(shí)施例中，存儲(chǔ)器控制器305和帶寄存器的存儲(chǔ)器模 塊306至少部分地符合定義電子裝置工程聯(lián)合委員會(huì)(JEDEC)DDR3SDRAM標(biāo)準(zhǔn)(JEDEC DDR3 SDRAM 標(biāo)準(zhǔn)，“JEDEC Standard DDR3SDRAM"，日期為 2008 年 11 月的修訂 JESD79-3C)的 規(guī)范的一個(gè)或多個(gè)，其包括，例如，來(lái)自存儲(chǔ)器控制器305的所有控制、命令和地址信號(hào)在 CLK#142的負(fù)邊沿和CLK 140的正邊沿的交叉上由帶寄存器的存儲(chǔ)器模塊306來(lái)采樣。在本發(fā)明的一個(gè)實(shí)施例中，存儲(chǔ)器寄存器311具有促進(jìn)啟用或禁用PLL 314而對(duì) 于存儲(chǔ)器單元390的操作無(wú)任何中斷的邏輯。例如，在本發(fā)明的一個(gè)實(shí)施例中，存儲(chǔ)器寄存 器311具有與門(mén)316來(lái)啟用或禁用輸入差分時(shí)鐘CLK 140/CLK#142和PLL 314之間的連 接。在本發(fā)明的其它實(shí)施例中，能使用例如與非(NAND)門(mén)的其它類(lèi)型的邏輯。相關(guān)領(lǐng)域的技術(shù)人員將容易認(rèn)識(shí)到如何使用備選的邏輯來(lái)啟用或禁用輸入差分時(shí)鐘CLK 140/CLK#142 和PLL 314之間的連接而不影響本發(fā)明的工作。與門(mén)316具有連接到來(lái)自解碼邏輯320的啟用信號(hào)322的輸入信號(hào)。在本發(fā)明的 一個(gè)實(shí)施例中，存儲(chǔ)器控制器305能經(jīng)由命令線路144將命令信號(hào)發(fā)送到帶寄存器的存儲(chǔ) 器模塊306來(lái)啟用或禁用PLL 314。存儲(chǔ)器寄存器311中的解碼邏輯320接收該命令信號(hào) 并在解碼所接收的命令信號(hào)之后生成適當(dāng)?shù)膯⒂眯盘?hào)322以啟用或禁用與門(mén)316。例如，當(dāng) 解碼邏輯320解碼出所接收的命令信號(hào)是啟用或激活PLL 314時(shí)，解碼邏輯320使啟用信 號(hào)322有效以允許輸入差分時(shí)鐘CLK 140/CLK#142經(jīng)過(guò)與門(mén)316到達(dá)PLL 314。類(lèi)似地，當(dāng)解碼邏輯320解碼出所接收的命令信號(hào)是禁用或去活PLL314時(shí)，解碼 邏輯320使禁用信號(hào)322無(wú)效以阻止或停止輸入差分時(shí)鐘CLK 140/CLK#142經(jīng)過(guò)與門(mén)316 到達(dá)PLL 314。當(dāng)不存在提供到PLL 314的輸入時(shí)鐘時(shí)，PLL 314被禁用或去活。通過(guò)禁用 PLL 314，將PLL 314的功率消耗降低到靜態(tài)功率消耗。在本發(fā)明的一個(gè)實(shí)施例中，存儲(chǔ)器寄存器311具有忽視PLL 314的輸出時(shí)鐘作為 對(duì)存儲(chǔ)器單元390的輸入時(shí)鐘的邏輯。例如，在本發(fā)明的一個(gè)實(shí)施例中，存儲(chǔ)器寄存器311 具有復(fù)用器318，復(fù)用器318在輸入差分時(shí)鐘CLK 140/CLK#142和PLL 314的輸出差分時(shí)鐘 作為對(duì)存儲(chǔ)器單元390的輸入差分時(shí)鐘CLK 350/CLK#352之間進(jìn)行選擇。解碼邏輯320生 成到復(fù)用器318的忽視信號(hào)324以在輸入差分時(shí)鐘CLK 140/CLK#142和PLL 314的輸出差 分時(shí)鐘作為對(duì)DRAM 390的輸入差分時(shí)鐘之間進(jìn)行選擇。在本發(fā)明的一個(gè)實(shí)施例中，存儲(chǔ)器控制器305能經(jīng)由命令線路144將命令信號(hào)發(fā) 送到帶寄存器的存儲(chǔ)器模塊306以將PLL 314設(shè)置在忽視或正常模式中。存儲(chǔ)器寄存器 311中的解碼邏輯320接收該命令信號(hào)并在解碼所接收的命令信號(hào)之后生成適當(dāng)?shù)膯⒂眯?號(hào)322和/或忽視信號(hào)324以將PLL 314設(shè)置在忽視或正常模式中。例如，當(dāng)解碼邏輯320 解碼出所接收的命令信號(hào)是將PLL 314設(shè)置在忽視模式中時(shí)，解碼邏輯320使忽視信號(hào)324 對(duì)復(fù)用器318有效以選擇輸入差分時(shí)鐘CLK 140/CLK#142作為對(duì)DRAM 390的輸入差分時(shí) 鐘。解碼邏輯320可以可選地使啟用信號(hào)322無(wú)效以去活PLL 314。類(lèi)似地，當(dāng)解碼邏輯320解碼出所接收的命令信號(hào)是將PLL 314設(shè)置在正常模式 中時(shí)，解碼邏輯320使啟用信號(hào)322對(duì)與門(mén)316有效。在PLL 314被鎖定之后，解碼邏輯 320使忽視信號(hào)324對(duì)復(fù)用器318無(wú)效，以選擇PLL 314的輸出差分時(shí)鐘作為對(duì)存儲(chǔ)器單 元390的輸入差分時(shí)鐘。在本發(fā)明的一個(gè)實(shí)施例中，復(fù)用器318是無(wú)假信號(hào)(glitch)復(fù)用 器，即，當(dāng)復(fù)用器318正在它的輸入信號(hào)之間切換時(shí)，它不將存儲(chǔ)器單元390能檢測(cè)到的假 信號(hào)引入到它的輸出信號(hào)中。通過(guò)將PLL 314設(shè)置在忽視模式中，存儲(chǔ)器控制器305能異步地與帶寄存器的存 儲(chǔ)器模塊306通信或操作帶寄存器的存儲(chǔ)器模塊306。當(dāng)PLL 314被禁用并設(shè)置在忽視模 式中時(shí)，它允許系統(tǒng)200保持帶寄存器的存儲(chǔ)器模塊306的異步操作并降低存儲(chǔ)器寄存器 311的功率消耗。此外，在本發(fā)明的一個(gè)實(shí)施例中，帶寄存器的存儲(chǔ)器模塊311能促進(jìn)啟用 或禁用PLL 314而對(duì)存儲(chǔ)器單元390的操作無(wú)任何中斷。例如，在本發(fā)明的一個(gè)實(shí)施例中，當(dāng)存儲(chǔ)器控制器305想要將帶寄存器的存儲(chǔ)器 模塊306的操作從異步模式改變到同步模式時(shí)，存儲(chǔ)器控制器305激活PLL 314并能繼續(xù) 異步地與帶寄存器的存儲(chǔ)器模塊306通信而不等待PLL 314被鎖定。在本發(fā)明的一個(gè)實(shí)施例中，當(dāng)PLL 314被鎖定時(shí)，存儲(chǔ)器控制器305經(jīng)由命令線路144將命令信號(hào)發(fā)送到帶寄存 器的存儲(chǔ)器模塊311以將PLL 314設(shè)置在正常模式中，S卩，激活PLL 314，禁用PLL 314的 輸出時(shí)鐘作為對(duì)DRAM 390的輸入時(shí)鐘的忽視，并且設(shè)置PLL 314的輸出時(shí)鐘作為對(duì)存儲(chǔ) 器單元390的輸入時(shí)鐘。在本發(fā)明的另一個(gè)實(shí)施例中，當(dāng)PLL 314被鎖定時(shí)，解碼邏輯320 將PLL 314設(shè)置在正常模式中而未接收來(lái)自存儲(chǔ)器控制器305的任何命令，即，使啟用信號(hào) 322有效并在PLL 314被鎖定之后使忽視信號(hào)324無(wú)效。圖3B示出根據(jù)本發(fā)明的一個(gè)實(shí)施例的帶寄存器的存儲(chǔ)器模塊308的框圖340。 為了圖示的簡(jiǎn)單和清晰，圖3B僅示出用于差分時(shí)鐘對(duì)CLK 140和CLK#142之一的邏輯。 相關(guān)領(lǐng)域的技術(shù)人員將容易認(rèn)識(shí)到如何將本文公開(kāi)的本發(fā)明的實(shí)施例應(yīng)用到CLK 140和 CLK#142兩者并且它將不在本文討論。帶寄存器的存儲(chǔ)器模塊308具有存儲(chǔ)器寄存器312和存儲(chǔ)器單元390。存儲(chǔ)器寄 存器312具有和在存儲(chǔ)器寄存器311中的相同的PLL 314、復(fù)用器318和解碼邏輯320，并 且它們的操作和功能將不在本文重復(fù)。在本發(fā)明的一個(gè)實(shí)施例中，存儲(chǔ)器寄存器312具有 通過(guò)控制到PLL 314的電力來(lái)促進(jìn)啟用或禁用PLL 314的邏輯。例如，在本發(fā)明的一個(gè)實(shí) 施例中，存儲(chǔ)器寄存器312具有電力門(mén)(power gate) 317，電力門(mén)317控制到PLL 314的核 心電力供應(yīng)(模擬電源泄漏泄漏(Analog Voltage DrainDrain)，AVDD 315)。在本發(fā)明的 一個(gè)實(shí)施例中，電力門(mén)317是場(chǎng)效應(yīng)晶體管(FET)。在本發(fā)明的一個(gè)實(shí)施例中，存儲(chǔ)器控制器305能經(jīng)由命令線路144將命令信號(hào)發(fā) 送到帶寄存器的存儲(chǔ)器模塊308以啟用或禁用PLL 314。存儲(chǔ)器寄存器312中的解碼邏輯 320接收該命令信號(hào)并在解碼所接收的命令信號(hào)之后生成適當(dāng)?shù)膯⒂眯盘?hào)322以啟用或禁 用電力門(mén)317。例如，當(dāng)解碼邏輯320解碼出所接收的命令信號(hào)是啟用或激活PLL 314時(shí)， 解碼邏輯320使啟用信號(hào)322有效以開(kāi)啟電力門(mén)317從而允許AVDD 315對(duì)PLL 314上電。類(lèi)似地，當(dāng)解碼邏輯320解碼出所接收的命令信號(hào)是禁用或去活PLL314時(shí)，解碼 邏輯320使啟用信號(hào)322無(wú)效以關(guān)斷電力門(mén)317從而阻止或停止AVDD 315對(duì)PLL 314上 電。通過(guò)關(guān)閉其電力來(lái)禁用PLL 314，將PLL 314的功率消耗降低到零。在本發(fā)明的一個(gè)實(shí)施例中，當(dāng)PLL 314被禁用時(shí)，輸入差分時(shí)鐘CLK140/ CLK#142的頻率能在單個(gè)機(jī)器周期中改變而不等待PLL 314在新頻率的重新獲取 (re-acquisition)，S卩，不需要等待PLL 314被鎖定。帶寄存器的存儲(chǔ)器模塊308能夠在操 作在異步模式中時(shí)跟蹤輸入時(shí)鐘頻率中的瞬時(shí)改變，包括對(duì)于某些時(shí)間期正在被停止的時(shí) 鐘。圖3C示出根據(jù)本發(fā)明的一個(gè)實(shí)施例的帶寄存器的存儲(chǔ)器模塊310的框圖360。 為了圖示的簡(jiǎn)單和清晰，圖3C僅示出用于差分時(shí)鐘對(duì)CLK 140和CLK#142之一的邏輯。 相關(guān)領(lǐng)域的技術(shù)人員將容易認(rèn)識(shí)到如何將本文公開(kāi)的本發(fā)明的實(shí)施例應(yīng)用到CLK 140和 CLK#142兩者并且它將不在本文討論。在本發(fā)明的一個(gè)實(shí)施例中，帶寄存器的存儲(chǔ)器模塊310具有在存儲(chǔ)器寄存器313 外部的電力門(mén)318。存儲(chǔ)器寄存器313具有和在存儲(chǔ)器寄存器311中的相同的PLL 314、復(fù) 用器318和解碼邏輯320，并且它們的操作和功能將不在本文重復(fù)。解碼邏輯320的啟用信 號(hào)322與外部電力門(mén)318的門(mén)端子連接。圖3B和圖3C中所示的電力門(mén)317和318并不意 味著是限制性的。相關(guān)領(lǐng)域的技術(shù)人員將容易認(rèn)識(shí)到能實(shí)現(xiàn)其它備選的邏輯或電路來(lái)控制到PLL 314的AVDD 315而不影響本發(fā)明的工作。圖4示出根據(jù)本發(fā)明的一個(gè)實(shí)施例的存儲(chǔ)器單元390的框圖400。為了圖示的簡(jiǎn) 單和清晰，圖4僅示出用于差分時(shí)鐘對(duì)CLK 402和CLK#404之一的邏輯。相關(guān)領(lǐng)域的技術(shù) 人員將容易認(rèn)識(shí)到如何將本文公開(kāi)的本發(fā)明的實(shí)施例應(yīng)用到CLK 402和CLK#404兩者并且 它將不在本文討論?？驁D400示出存儲(chǔ)器單元390中的DLL 410。為了圖示的簡(jiǎn)單和清晰， 圖4中未示出例如存儲(chǔ)器單元390的存儲(chǔ)體的其它模塊或元件。在本發(fā)明的一個(gè)實(shí)施例中，存儲(chǔ)器單元390具有促進(jìn)在不進(jìn)入或退出自刷新或預(yù) 充電掉電操作模式的情況下進(jìn)入或退出異步操作模式的邏輯。例如，在本發(fā)明的一個(gè)實(shí)施 例中，存儲(chǔ)器單元390具有與門(mén)420以啟用或禁用輸入差分時(shí)鐘CLK 402/CLK#404和DLL 410之間的連接。在本發(fā)明的其它實(shí)施例中，能使用例如與非(NAND)門(mén)的其它類(lèi)型的邏輯。 相關(guān)領(lǐng)域的技術(shù)人員將認(rèn)識(shí)到如何使用備選的邏輯來(lái)啟用或禁用輸入差分時(shí)鐘CLK 402/ CLK#404和DLL 410之間的連接而不影響本發(fā)明的工作。與門(mén)420具有連接到來(lái)自解碼邏輯440的啟用信號(hào)450的輸入信號(hào)。在本發(fā)明的 一個(gè)實(shí)施例中，存儲(chǔ)器單元390經(jīng)由命令線路406接收命令信號(hào)以啟用或禁用DLL 410。存 儲(chǔ)器單元390中的解碼邏輯440接收該命令信號(hào)并在解碼所接收的命令信號(hào)之后生成適當(dāng) 的啟用信號(hào)450以啟用或禁用與門(mén)420。例如，當(dāng)解碼邏輯440解碼出所接收的命令信號(hào)是 啟用或激活DLL 410時(shí)，解碼邏輯440使啟用信號(hào)450有效以允許輸入差分時(shí)鐘CLK 402/ CLK#404經(jīng)過(guò)與門(mén)420到達(dá)DLL 410。類(lèi)似地，當(dāng)解碼邏輯440解碼出所接收的命令信號(hào)是禁用或去活DLL410時(shí)，解碼 邏輯440使啟用信號(hào)450無(wú)效以阻止或停止輸入差分時(shí)鐘CLK 402/CLK#404經(jīng)過(guò)與門(mén)420 到達(dá)DLL 410。當(dāng)沒(méi)有提供到DLL 410的輸入時(shí)鐘時(shí)，DLL 410被禁用或去活。通過(guò)禁用 DLL 410，將DLL 410的功率消耗降低到靜態(tài)功率消耗。在本發(fā)明的一個(gè)實(shí)施例中，存儲(chǔ)器單元390具有忽視DLL 410的輸出時(shí)鐘作為對(duì) 存儲(chǔ)器單元390的內(nèi)部時(shí)鐘樹(shù)(clock tree)的輸入時(shí)鐘的邏輯。例如，在本發(fā)明的一個(gè) 實(shí)施例中，存儲(chǔ)器單元390具有復(fù)用器430，復(fù)用器430在輸入差分時(shí)鐘CLK 402/CLK#404 和DLL 410的輸出差分時(shí)鐘作為對(duì)存儲(chǔ)器單元390的內(nèi)部時(shí)鐘樹(shù)480的輸入差分時(shí)鐘CLK 462/CLK#464之間進(jìn)行選擇。解碼邏輯440生成到復(fù)用器430的忽視信號(hào)452以在輸入差 分時(shí)鐘CLK 402/CLK#404和DLL 410的輸出差分時(shí)鐘作為對(duì)存儲(chǔ)器單元390的內(nèi)部時(shí)鐘樹(shù) 480的輸入差分時(shí)鐘CLK462/CLK#464之間進(jìn)行選擇。在本發(fā)明的一個(gè)實(shí)施例中，存儲(chǔ)器單元390經(jīng)由命令線路406接收命令信號(hào)以將 DLL 410設(shè)置在忽視或正常模式中。存儲(chǔ)器單元390中的解碼邏輯440接收該命令信號(hào)并 在解碼所接收的命令信號(hào)之后生成適當(dāng)?shù)膯⒂眯盘?hào)450和/或忽視信號(hào)452以將DLL 410 設(shè)置在忽視或正常模式中。例如，當(dāng)解碼邏輯440解碼出所接收的命令信號(hào)是將DLL 410 設(shè)置在忽視模式中時(shí)，解碼邏輯440使忽視信號(hào)452對(duì)復(fù)用器430有效以選擇輸入差分時(shí) 鐘CLK 402/CLK#404作為對(duì)存儲(chǔ)器單元390的內(nèi)部時(shí)鐘樹(shù)480的輸入差分時(shí)鐘CLK 462/ CLK#464。解碼邏輯440可以可選地使啟用信號(hào)450無(wú)效以去活DLL410。類(lèi)似地，當(dāng)解碼邏輯440解碼出所接收的命令信號(hào)是將DLL 410設(shè)置在正常模式 中時(shí)，解碼邏輯440使啟用信號(hào)450有效以激活DLL 410。在DLL被鎖定之后，解碼邏輯 440使忽視信號(hào)452對(duì)復(fù)用器430無(wú)效以選擇DLL 410的輸出差分時(shí)鐘作為對(duì)存儲(chǔ)器單元390的內(nèi)部時(shí)鐘樹(shù)480的輸入差分時(shí)鐘CLK 462/CLK#464。JEDEC DDR3SDRAM標(biāo)準(zhǔn)指定 DDR3SDRAM在進(jìn)入異步模式之前必須進(jìn)入自刷新或預(yù)充電掉電模式，并且反之亦然。在本發(fā) 明的一個(gè)實(shí)施例中，存儲(chǔ)器單元390能在不進(jìn)入或退出自刷新或預(yù)充電掉電操作模式的情 況下進(jìn)入或退出異步操作模式。這是因?yàn)榇鎯?chǔ)器單元390中的邏輯允許DLL 410被忽視并 且當(dāng)DLL410被忽視時(shí)存儲(chǔ)器單元390在異步模式中操作。圖5A示出根據(jù)本發(fā)明的一個(gè)實(shí)施例的將時(shí)鐘電路的操作模式從正常切換到忽視 模式的流程圖500。為了圖示的清晰，圖5A參照?qǐng)D3A來(lái)討論。相關(guān)領(lǐng)域的技術(shù)人員將容易 認(rèn)識(shí)到將時(shí)鐘電路的操作模式從正常轉(zhuǎn)換到忽視模式的序列適用于本文公開(kāi)的本發(fā)明的 其它實(shí)施例。在PLL 314的正常操作模式中，忽視信號(hào)324是無(wú)效的，即，復(fù)用器318選擇PLL 314的輸出差分時(shí)鐘作為對(duì)存儲(chǔ)器單元390的輸入差分時(shí)鐘CLK 350/CLK#352。此外，啟用 信號(hào)322是有效的并且PLL 314被激活或啟用。在步驟502中，解碼邏輯320使忽視信號(hào)324有效。例如，在本發(fā)明的一個(gè)實(shí)施例 中，存儲(chǔ)器控制器305經(jīng)由命令線路144將命令信號(hào)發(fā)送到帶寄存器的存儲(chǔ)器模塊306以 對(duì)存儲(chǔ)器單元390忽視PLL 314的輸出時(shí)鐘。解碼邏輯320解碼所接收的命令信號(hào)并使忽 視信號(hào)324對(duì)復(fù)用器318有效以選擇輸入差分時(shí)鐘CLK 140/CLK#142作為對(duì)存儲(chǔ)器單元 390的輸入時(shí)鐘。當(dāng)步驟502完成時(shí)，存儲(chǔ)器控制器305能在異步模式中操作帶寄存器的存 儲(chǔ)器模塊306。在步驟504，解碼邏輯使啟用信號(hào)322無(wú)效。例如，在本發(fā)明的一個(gè)實(shí)施例中，存儲(chǔ) 器控制器305經(jīng)由命令線路144將命令信號(hào)發(fā)送到帶寄存器的存儲(chǔ)器模塊306以禁用PLL 314。解碼邏輯320解碼命令144并且使啟用信號(hào)322對(duì)與門(mén)316無(wú)效以阻止輸入差分時(shí) 鐘CLK 140/CLK#142到達(dá)PLL 314。當(dāng)步驟504完成時(shí)，由于沒(méi)有輸入時(shí)鐘到PLL 314, PLL 314被禁用或去活。在本發(fā)明的一個(gè)實(shí)施例中，存儲(chǔ)器控制器305發(fā)送單個(gè)命令信號(hào)將帶寄存器的存 儲(chǔ)器模塊306從正常切換到忽視模式并且禁用PLL 314，S卩，不要求發(fā)送忽視PLL 314的輸 出時(shí)鐘作為對(duì)存儲(chǔ)器單元390的輸入時(shí)鐘的命令和發(fā)送禁用PLL 314的另一命令。例如，在 本發(fā)明的一個(gè)實(shí)施例中，存儲(chǔ)器控制器305將命令信號(hào)發(fā)送到帶寄存器的存儲(chǔ)器模塊306 以將帶寄存器的存儲(chǔ)器模塊306的操作模式從正常切換到忽視模式。解碼邏輯320解碼該 命令信號(hào)并且確定該命令信號(hào)中存在將帶寄存器的存儲(chǔ)器模塊306從正常切換到忽視模 式并禁用PLL 314的指示。解碼邏輯320基于該指示來(lái)執(zhí)行502和504的步驟。在本發(fā)明 的一個(gè)實(shí)施例中，該指示是由解碼邏輯320讀取的命令寄存器中的寄存器位。相關(guān)領(lǐng)域的 技術(shù)人員將容易認(rèn)識(shí)到存儲(chǔ)器控制器305能使用其它方法來(lái)通知帶寄存器的存儲(chǔ)器模塊 306將其操作從正常切換到忽視模式并禁用PLL 314，并且能使用這些其它方法而不影響 本發(fā)明的工作。圖5B示出根據(jù)本發(fā)明的一個(gè)實(shí)施例的將時(shí)鐘電路的操作模式從忽視切換到正常 模式的流程圖550。為了圖示的清晰，圖5A參照?qǐng)D4來(lái)討論。相關(guān)領(lǐng)域的技術(shù)人員將容易 認(rèn)識(shí)到將時(shí)鐘電路的操作模式從忽視轉(zhuǎn)換到正常模式的序列適用于本文公開(kāi)的本發(fā)明的 其它實(shí)施例。在DLL 410的忽視操作模式中，忽視信號(hào)452是有效的，即，復(fù)用器430選擇DLL410的輸入差分時(shí)鐘CLK 402/CLK#404作為對(duì)存儲(chǔ)器單元390的內(nèi)部時(shí)鐘樹(shù)480的輸入差 分時(shí)鐘CLK 462/CLK#464。DLL410在忽視操作模式中能夠是激活的或去活的。在步驟552中，如果啟用信號(hào)450不是有效的，則解碼邏輯440使啟用信號(hào)450有 效。例如，在本發(fā)明的一個(gè)實(shí)施例中，解碼邏輯450經(jīng)由命令線路406接收命令信號(hào)以激活 DLL 410。解碼邏輯440解碼所接收的命令信號(hào)并使啟用信號(hào)450對(duì)與門(mén)420有效以允許 輸入差分時(shí)鐘CLK 402/CLK#404到達(dá)DLL 410。在步驟554中，流程550等待DLL 410獲取鎖定信號(hào)。在本發(fā)明的一個(gè)實(shí)施例中， 將鎖定信號(hào)發(fā)送到解碼邏輯440。在本發(fā)明的另一個(gè)實(shí)施例中，將鎖定信號(hào)發(fā)送到與存儲(chǔ)器 單元390耦合的存儲(chǔ)器控制器或存儲(chǔ)器寄存器。在步驟556中，流程550檢查DLL 410是 否已經(jīng)獲取鎖定信號(hào)，即，DLL 410鎖定到輸入差分時(shí)鐘CLK 402/CLK#404。如果否，則流程 550返回到步驟554。如果是，則解碼邏輯440使忽視信號(hào)452無(wú)效并且流程結(jié)束。例如， 在本發(fā)明的一個(gè)實(shí)施例中，解碼邏輯440接收鎖定信號(hào)并且使忽視信號(hào)452對(duì)復(fù)用器430 無(wú)效以選擇DLL 410的輸出差分時(shí)鐘作為對(duì)存儲(chǔ)器單元390的內(nèi)部時(shí)鐘樹(shù)480的輸入差分 時(shí)鐘CLK462/CLK#464。在本發(fā)明的另一個(gè)實(shí)施例中，存儲(chǔ)器控制器接收鎖定信號(hào)并且經(jīng)由 命令線路406將命令信號(hào)發(fā)送到存儲(chǔ)器單元390以將DLL 410的操作改變到正常模式中。 解碼邏輯接收該命令信號(hào)并且使忽視信號(hào)452對(duì)復(fù)用器430無(wú)效。圖5C示出根據(jù)本發(fā)明的一個(gè)實(shí)施例的將時(shí)鐘電路的操作模式從忽視切換到正常 模式的流程圖580。為了圖示的清晰，圖5A參照?qǐng)D4來(lái)討論。相關(guān)領(lǐng)域的技術(shù)人員將容易 認(rèn)識(shí)到將時(shí)鐘電路的操作模式從忽視轉(zhuǎn)換到正常模式的序列適用于本文公開(kāi)的本發(fā)明的 其它實(shí)施例。在DLL 410的忽視操作模式中，忽視信號(hào)452是有效的，即，復(fù)用器430選擇DLL 410的輸入差分時(shí)鐘CLK 402/CLK#404作為對(duì)存儲(chǔ)器單元390的內(nèi)部時(shí)鐘樹(shù)480的輸入差 分時(shí)鐘CLK 462/CLK#464。DLL410在忽視操作模式中能夠是激活的或去活的。在步驟582中，如果啟用信號(hào)450不是有效的，則解碼邏輯440使啟用信號(hào)450有 效。例如，在本發(fā)明的一個(gè)實(shí)施例中，解碼邏輯450經(jīng)由命令線路406接收命令信號(hào)以激活 DLL 410。解碼邏輯440解碼所接收的命令信號(hào)并使啟用信號(hào)450對(duì)與門(mén)420有效以允許 輸入差分時(shí)鐘CLK 402/CLK#404到達(dá)DLL 410。在步驟584中，流程550等待用于PLL/DLL的鎖定時(shí)間。例如，在本發(fā)明的一個(gè)實(shí) 施例中，在使啟用信號(hào)450有效之后，與DLL 410耦合的存儲(chǔ)器控制器等待512個(gè)周期或遞 減計(jì)數(shù)512個(gè)周期。在本發(fā)明的另一個(gè)實(shí)施例中，在使啟用信號(hào)450有效之后，與PLL 410 耦合的存儲(chǔ)器控制器遞減計(jì)數(shù)六個(gè)微秒。設(shè)置用于PLL/DLL的鎖定時(shí)間使得PLL/DLL被給 予充足的時(shí)間來(lái)獲取鎖定信號(hào)。例如，在本發(fā)明的一個(gè)實(shí)施例中，在考慮例如操作溫度、工 藝角(process corner)和諸如此類(lèi)的因素之后，用于PLL/DLL的鎖定時(shí)間被設(shè)置成對(duì)于特 定PLL/DLL獲取鎖定信號(hào)所要求的最大時(shí)間。相關(guān)領(lǐng)域的技術(shù)人員將容易認(rèn)識(shí)到如何使用 其它方法來(lái)設(shè)置用于PLL/DLL的鎖定時(shí)間而不影響本發(fā)明的工作。在步驟588中，解碼邏輯440使忽視信號(hào)452無(wú)效并且流程結(jié)束。例如，在本發(fā)明 的一個(gè)實(shí)施例中，解碼邏輯440經(jīng)由命令線路406接收命令信號(hào)以使忽視信號(hào)452對(duì)復(fù)用 器430無(wú)效。當(dāng)忽視信號(hào)452無(wú)效時(shí)，DLL 410的輸出差分時(shí)鐘被設(shè)置作為對(duì)存儲(chǔ)器單元 390的內(nèi)部時(shí)鐘樹(shù)480的輸入差分時(shí)鐘CLK 462/CLK#464。
圖6A示出對(duì)現(xiàn)有技術(shù)的帶寄存器的存儲(chǔ)器模塊120的寫(xiě)操作的現(xiàn)有技術(shù)的時(shí)序 圖600。為了圖示的清晰，圖6A參照?qǐng)D1來(lái)討論。圖6A中示出的寫(xiě)操作至少部分地符合 JEDEC DDR3SDRAM標(biāo)準(zhǔn)。存儲(chǔ)器控制器110將差分時(shí)鐘CLK 140和CLK#142發(fā)送到PLL 124。 當(dāng)CLK 140的正邊沿與CLK#142的負(fù)邊沿交叉時(shí)，存儲(chǔ)器寄存器122經(jīng)由命令線路144從存 儲(chǔ)器控制器110采樣或讀取命令信號(hào)。當(dāng)CLK 140的正邊沿與CLK#142的負(fù)邊沿交叉時(shí)， 如圖6A中所示，存儲(chǔ)器控制器110經(jīng)由命令線路144發(fā)送列存取選通(CAS)信號(hào)。存儲(chǔ)器寄存器122將經(jīng)由命令線路144所接收的CAS信號(hào)緩沖一個(gè)時(shí)鐘周期并經(jīng) 由命令線路154對(duì)DRAM 126發(fā)送出所緩沖的CAS信號(hào)。經(jīng)由命令線路154發(fā)送到DRAM 126 的CAS信號(hào)在圖6A中示出為在存儲(chǔ)器控制器110經(jīng)由命令線路144發(fā)送的CAS信號(hào)之后 一個(gè)時(shí)鐘周期。臨界延遲(critical delay) 605從所緩沖的CAS信號(hào)經(jīng)由命令154發(fā)送到 DRAM 126時(shí)的時(shí)間開(kāi)始到時(shí)間610。臨界延遲605由PLL 124來(lái)實(shí)施并被固定。在臨界延 遲605期間不允許存儲(chǔ)器控制器110在數(shù)據(jù)線路160上發(fā)送任何數(shù)據(jù)。數(shù)據(jù)線路160上的 數(shù)據(jù)在CLK 140和CLK#142的每個(gè)交叉上被讀取或采樣。存儲(chǔ)器控制器110在時(shí)間610之 后有一個(gè)時(shí)鐘周期用于在數(shù)據(jù)線路160上將數(shù)據(jù)發(fā)送到DRAM 126。時(shí)間620示出其中寫(xiě)操 作要開(kāi)始的最晚時(shí)間。圖6B示出本發(fā)明的一個(gè)實(shí)施例中的對(duì)忽視模式中的帶寄存器的存儲(chǔ)器模塊306 的寫(xiě)操作的時(shí)序圖650。為了圖示的清晰，圖6B參照?qǐng)D3A來(lái)討論。圖6B的時(shí)序圖也適用 于本文公開(kāi)的本發(fā)明的其它實(shí)施例。將帶寄存器的存儲(chǔ)器模塊306設(shè)置在忽視模式中，即， 將差分時(shí)鐘CLK 140和CLK#142設(shè)置為對(duì)DRAM 390的輸入差分時(shí)鐘CLK 350和CLK#352。 當(dāng)PLL 314被忽視時(shí)，存儲(chǔ)器單元390所預(yù)期的臨界延遲605不再固定在恒定延遲。在存 儲(chǔ)器控制器305經(jīng)由命令線路144發(fā)送CAS信號(hào)之后，存儲(chǔ)器單元390經(jīng)由命令線路354 接收的CAS信號(hào)能具有可變的延遲(通過(guò)以短劃線所示的多個(gè)CAS信號(hào)來(lái)示出)。 如果存儲(chǔ)器單元390遵循600的相同時(shí)序要求，它可能在正確序列中看不到數(shù)據(jù)。 因此，為克服此問(wèn)題，在本發(fā)明的一個(gè)實(shí)施例中，存儲(chǔ)器控制器305和帶寄存器的存儲(chǔ)器模 塊306的寫(xiě)操作在對(duì)存儲(chǔ)器單元390的寫(xiě)操作期間在將數(shù)據(jù)發(fā)送到存儲(chǔ)器單元390之前允 許可變數(shù)量的時(shí)鐘周期過(guò)去。這允許存儲(chǔ)器單元390對(duì)數(shù)據(jù)線路160上的數(shù)據(jù)的到達(dá)更為 寬容。圖7示出現(xiàn)有技術(shù)的帶寄存器的存儲(chǔ)器模塊120的切換序列710和根據(jù)本發(fā)明一 個(gè)實(shí)施例的帶寄存器的存儲(chǔ)器模塊306的切換序列750之間的比較。為了圖示的清晰，切 換序列710參照?qǐng)D1來(lái)討論并且切換序列750參照?qǐng)D3A來(lái)討論。相關(guān)領(lǐng)域的技術(shù)人員將 容易認(rèn)識(shí)到切換序列750適用于本文公開(kāi)的本發(fā)明的其它實(shí)施例。參照?qǐng)D1和圖7，在切換序列710中，現(xiàn)有技術(shù)的帶寄存器的存儲(chǔ)器模塊120的PLL 124能在事件712中被禁用，即，時(shí)鐘CLK 140和CLK#142都驅(qū)動(dòng)為低或都驅(qū)動(dòng)為高，或能以 非標(biāo)準(zhǔn)操作頻率來(lái)運(yùn)行。例如，JEDEC DDR3 SDRAM標(biāo)準(zhǔn)指定現(xiàn)有技術(shù)的帶寄存器的存儲(chǔ)器 模塊120的正常操作頻率是400兆赫(Mhz)、533Mhz或667Mhz。如JEDEC DD3SDRAM標(biāo)準(zhǔn) 中所指定的，PLL 124還能鎖定到在最小值到最大值范圍之內(nèi)的非標(biāo)準(zhǔn)頻率中，該范圍對(duì)于 一類(lèi)的寄存器是從300MHz到670MHz。在時(shí)間702，存儲(chǔ)器控制器110將現(xiàn)有技術(shù)的帶寄存 器的存儲(chǔ)器模塊120切換到同步模式中，并且PLL 124開(kāi)始鎖定到輸入差分時(shí)鐘CLK 140/ CLK#142。當(dāng)PLL 124在事件714中正在鎖定時(shí)，現(xiàn)有技術(shù)的帶寄存器的存儲(chǔ)器模塊120是不可操作的。鎖定PLL 124所要求的時(shí)間變化并且在切換序列710中將它示出為六個(gè)微 秒。在時(shí)間704鎖定PLL 124之后，現(xiàn)有技術(shù)的帶寄存器的存儲(chǔ)器模塊120在事件716中 在高功率模式中同步地操作。在事件718中，存儲(chǔ)器控制器110將帶寄存器的存儲(chǔ)器模塊 120切換到異步模式中。當(dāng)從同步轉(zhuǎn)變到異步模式時(shí)沒(méi)有封鎖(black out)期。無(wú)論何時(shí) 它從異步切換到同步模式，現(xiàn)有技術(shù)的帶寄存器的存儲(chǔ)器模塊120均是不可操作的。這降 低了現(xiàn)有技術(shù)的帶寄存器的存儲(chǔ)器模塊120的效率。根據(jù)本發(fā)明的一個(gè)實(shí)施例，參照?qǐng)D3A和圖7，在切換序列750中，帶寄存器的存儲(chǔ) 器模塊306在事件752中正在低功率模式中異步地操作。在事件752中，PLL 314是去活 的并在忽視模式中，即，啟用信號(hào)322是無(wú)效的并且忽視信號(hào)324是有效的。在事件752中 存儲(chǔ)器控制器305異步地操作帶寄存器的存儲(chǔ)器模塊306。在時(shí)間702，存儲(chǔ)器控制器305 將帶寄存器的存儲(chǔ)器模塊306切換到同步模式中，并且當(dāng)解碼邏輯320使啟用信號(hào)322有 效時(shí)，PLL 314開(kāi)始鎖定到輸入差分時(shí)鐘CLK 140/CLK#142。當(dāng)PLL 314在事件754中正在 鎖定時(shí)，帶寄存器的存儲(chǔ)器模塊306是在異步模式中可操作的。在時(shí)間704鎖定PLL 314 之后，當(dāng)解碼邏輯320使忽視信號(hào)324無(wú)效時(shí)，在事件756中帶寄存器的存儲(chǔ)器模塊306在 高功率模式中同步地操作。在事件758中，當(dāng)解碼邏輯320使忽視信號(hào)324有效并且使啟用信號(hào)322無(wú)效時(shí)， 存儲(chǔ)器控制器305將帶寄存器的存儲(chǔ)器模塊306切換到異步模式中。在本發(fā)明的一個(gè)實(shí)施 例中，帶寄存器的存儲(chǔ)器模塊306優(yōu)于現(xiàn)有技術(shù)的帶寄存器的存儲(chǔ)器模塊120，因?yàn)閺耐?轉(zhuǎn)變到異步模式時(shí)沒(méi)有封鎖期。這增加了帶寄存器的存儲(chǔ)器模塊306的效率。事件760示 出存儲(chǔ)器單元390中的DLL要鎖定到其輸入時(shí)鐘所要求的512個(gè)周期的最小時(shí)間。圖8示出現(xiàn)有技術(shù)DRAM 126的切換序列810和根據(jù)本發(fā)明一個(gè)實(shí)施例的存儲(chǔ)器 單元390的切換序列850之間的比較。為了圖示的清晰，切換序列810參照?qǐng)D1來(lái)討論，并 且切換序列850參照?qǐng)D3A和圖4來(lái)討論。相關(guān)領(lǐng)域的技術(shù)人員將容易認(rèn)識(shí)到切換序列850 適用于本文公開(kāi)的本發(fā)明的其它實(shí)施例。參照?qǐng)D1和圖8，在切換序列810中，現(xiàn)有技術(shù)的DRAM 126正在自更新或預(yù)充電掉 電模式812中操作?，F(xiàn)有技術(shù)的DRAM 126至少部分地符合JEDEC DDR3 SDRAM標(biāo)準(zhǔn)，并且 在自刷新或預(yù)充電掉電模式812中，現(xiàn)有技術(shù)的DRAM 126中的DLL被關(guān)閉。在時(shí)間802， 存儲(chǔ)器控制器110將現(xiàn)有技術(shù)的DRAM 126切換到同步模式中，并且DLL開(kāi)始鎖定到輸入差 分時(shí)鐘CLK 150/CLK#152。當(dāng)在事件814中DLL正在鎖定時(shí)，存儲(chǔ)器控制器110不能對(duì)現(xiàn) 有技術(shù)的DRAM 126執(zhí)行異步讀操作并且只能對(duì)現(xiàn)有技術(shù)的DRAM 126執(zhí)行異步寫(xiě)操作。鎖 定DLL 124所要求的最小時(shí)間根據(jù)JEDEC DDR3 SDRAM標(biāo)準(zhǔn)被指定為512個(gè)周期，并且可能 需要多于512個(gè)周期以便鎖定DLL。在時(shí)間804鎖定DLL之后，在事件816中現(xiàn)有技術(shù)的 DRAM 126同步地操作。無(wú)論何時(shí)現(xiàn)有技術(shù)的DRAM126從自刷新或預(yù)充電掉電切換到同步模 式，在事件814中都存在其中現(xiàn)有技術(shù)的DRAM 126不能被異步地讀取的時(shí)期。這降低了現(xiàn) 有技術(shù)的DRAM 126的效率。根據(jù)本發(fā)明的一個(gè)實(shí)施例，參照?qǐng)D3A、圖4和圖8，在切換序列850中，存儲(chǔ)器單元 390正在自刷新或預(yù)充電掉電模式852中操作。在自刷新模式或預(yù)充電掉電中，通過(guò)解碼 邏輯440使啟用信號(hào)450無(wú)效，關(guān)斷存儲(chǔ)器單元390中的DLL 410。在時(shí)間802，存儲(chǔ)器控 制器305將存儲(chǔ)器單元390切換到同步模式中，并且當(dāng)解碼邏輯440使啟用信號(hào)450有效時(shí)，DLL 410開(kāi)始鎖定到輸入差分時(shí)鐘CLK 350/CLK#352。當(dāng)存儲(chǔ)器單元390在忽視模式中 (即，忽視信號(hào)452是有效的)時(shí)，存儲(chǔ)器控制器305能夠?qū)Υ鎯?chǔ)器單元390執(zhí)行異步讀和 寫(xiě)操作。在時(shí)間804鎖定DLL410之后，當(dāng)解碼邏輯450使忽視信號(hào)452無(wú)效時(shí)，在事件856 中存儲(chǔ)器單元390同步地操作。無(wú)論何時(shí)存儲(chǔ)器單元390從自刷新或預(yù)充電掉電切換到同 步模式，存儲(chǔ)器單元390能被異步地讀和寫(xiě)。此外，也不存在為了關(guān)斷DLL 410而進(jìn)入存儲(chǔ) 器390的自刷新或預(yù)充電掉電模式的需要。這增加了 DRAM 390的效率。雖然描述了公開(kāi)的主題的實(shí)施例的示例，但相關(guān)領(lǐng)域的技術(shù)人員將容易認(rèn)識(shí)到可 備選地使用實(shí)現(xiàn)公開(kāi)的主題的許多其它方法。在前面的描述中，已經(jīng)描述公開(kāi)的主題的各 個(gè)方面。為了解釋的目的，陳述了具體數(shù)量、系統(tǒng)和配置，以便提供主題的透徹理解。然而， 對(duì)于受益于本公開(kāi)的相關(guān)領(lǐng)域的技術(shù)人員明顯的是，可無(wú)需這些具體細(xì)節(jié)而實(shí)踐主題。在 其它情況下，公知的特征、組件或模塊被省略、簡(jiǎn)化、組合或劃分以免模糊公開(kāi)的主題。本文使用的術(shù)語(yǔ)“是可操作的”指的是當(dāng)裝置或系統(tǒng)處于脫離供電(off-powered) 狀態(tài)中時(shí)裝置、系統(tǒng)、協(xié)議等能夠操作或適于操作用于其期望的功能性。公開(kāi)的主題的各 種實(shí)施例可以在硬件、固件、軟件或它們的組合中實(shí)現(xiàn)，并且可以參考或結(jié)合程序代碼來(lái)描 述，所述程序代碼例如指令、函數(shù)、過(guò)程、數(shù)據(jù)結(jié)構(gòu)、邏輯、應(yīng)用程序、用于模擬、仿真和設(shè)計(jì) 的制造的設(shè)計(jì)表示或格式，其在被機(jī)器訪問(wèn)時(shí)導(dǎo)致所述機(jī)器執(zhí)行任務(wù)、定義抽象數(shù)據(jù)類(lèi)型 或低級(jí)硬件上下文或產(chǎn)生結(jié)果。圖中所示的技術(shù)能使用在例如通用計(jì)算機(jī)或計(jì)算裝置的一個(gè)或多個(gè)計(jì)算裝置上 存儲(chǔ)和執(zhí)行的代碼和數(shù)據(jù)來(lái)實(shí)現(xiàn)。此類(lèi)計(jì)算裝置使用機(jī)器可讀媒體(內(nèi)部地和通過(guò)網(wǎng)絡(luò)與 其它計(jì)算裝置)交流和存儲(chǔ)代碼和數(shù)據(jù)，所述機(jī)器可讀媒體例如機(jī)器可讀的存儲(chǔ)媒體(例 如，磁盤(pán)；光盤(pán)；隨機(jī)存取存儲(chǔ)器；只讀存儲(chǔ)器；閃速存儲(chǔ)器裝置；相變存儲(chǔ)器)和機(jī)器可讀 的通信媒體(例如，電的、光的、聲的或其它形式的傳播信號(hào)-例如載波、紅外信號(hào)、數(shù)字信 號(hào)等)。雖然已經(jīng)參照說(shuō)明性的實(shí)施例描述了公開(kāi)的主題，但此描述并非旨在以限制性意 義來(lái)解釋。對(duì)于與公開(kāi)的主題相關(guān)的領(lǐng)域的技術(shù)人員明顯的主題的其它實(shí)施例以及這些說(shuō) 明性的實(shí)施例的各種修改被認(rèn)為是位于公開(kāi)的主題的范圍之內(nèi)。
權(quán)利要求
一種方法，包括激活時(shí)鐘電路，其中所述時(shí)鐘電路與存儲(chǔ)器耦合；以及當(dāng)激活所述時(shí)鐘電路時(shí)在異步模式中操作所述存儲(chǔ)器。
2.如權(quán)利要求1所述的方法，其中所述時(shí)鐘電路是與所述存儲(chǔ)器耦合的存儲(chǔ)器寄存器 中的鎖相環(huán)(PLL)和延遲鎖定環(huán)路(DLL)之一。
3.如權(quán)利要求2所述的方法，其中激活所述時(shí)鐘電路包括將輸入時(shí)鐘或電力提供到所 述時(shí)鐘電路。
4.如權(quán)利要求3所述的方法，其中在所述異步模式中操作所述存儲(chǔ)器包括使得來(lái)自所 述時(shí)鐘電路的輸出時(shí)鐘能夠被忽視作為對(duì)所述存儲(chǔ)器的輸入時(shí)鐘，以及設(shè)置對(duì)所述時(shí)鐘電 路的輸入時(shí)鐘作為對(duì)所述存儲(chǔ)器的輸入時(shí)鐘。
5.如權(quán)利要求4所述的方法，還包括確定所述時(shí)鐘電路被鎖定；以及響應(yīng)于所述確定使得所述時(shí)鐘電路的輸出時(shí)鐘不能被忽視作為對(duì)所述存儲(chǔ)器的輸入時(shí)鐘，并且設(shè)置所 述時(shí)鐘電路的輸出時(shí)鐘作為對(duì)所述存儲(chǔ)器的輸入時(shí)鐘；以及在同步模式中操作所述存儲(chǔ)器。
6.如權(quán)利要求4所述的方法，還包括確定所述時(shí)鐘電路的鎖定時(shí)間已經(jīng)過(guò)去；以及響應(yīng)于所述確定使得所述時(shí)鐘電路的輸出時(shí)鐘不能被忽視作為對(duì)所述存儲(chǔ)器的輸入時(shí)鐘，并且設(shè)置所 述時(shí)鐘電路的輸出時(shí)鐘作為對(duì)所述存儲(chǔ)器的輸入時(shí)鐘；以及在同步模式中操作所述存儲(chǔ)器。
7.如權(quán)利要求4所述的方法，其中在所述異步模式中操作所述存儲(chǔ)器還包括在對(duì)所述 存儲(chǔ)器的寫(xiě)操作期間，在將數(shù)據(jù)發(fā)送到所述存儲(chǔ)器之前允許可變數(shù)量的時(shí)鐘周期過(guò)去。
8.如權(quán)利要求1所述的方法，還包括確定接收到激活所述時(shí)鐘電路的命令，并且其中 激活所述時(shí)鐘電路包括響應(yīng)于所述確定來(lái)激活所述時(shí)鐘電路。
9.一種設(shè)備，包括鎖相環(huán)(PLL)，將差分時(shí)鐘提供到存儲(chǔ)器；以及促進(jìn)啟用或禁用所述PLL而對(duì)所述存儲(chǔ)器的操作無(wú)任何中斷的邏輯。
10.如權(quán)利要求9所述的設(shè)備，其中促進(jìn)啟用或禁用所述PLL的所述邏輯包括在對(duì)所述 PLL的輸入差分時(shí)鐘和所述PLL的輸出差分時(shí)鐘作為對(duì)所述存儲(chǔ)器的提供的差分時(shí)鐘之間 進(jìn)行選擇的邏輯。
11.如權(quán)利要求9所述的設(shè)備，其中促進(jìn)啟用或禁用所述PLL的所述邏輯包括啟用或禁 用對(duì)所述PLL的輸入差分時(shí)鐘和所述PLL之間的連接的邏輯。
12.如權(quán)利要求9所述的設(shè)備，其中促進(jìn)啟用或禁用所述PLL的所述邏輯包括啟用或禁 用到所述PLL的電力的邏輯。
13.如權(quán)利要求9所述的設(shè)備，其中所述設(shè)備與外部邏輯耦合并且其中所述外部邏輯 將啟用或禁用到所述PLL的電力。
14.如權(quán)利要求9所述的設(shè)備，還包括解碼邏輯，用于解碼接收的命令；確定所解碼的接收的命令是啟用或禁用所述PLL ；以及將一個(gè)或多個(gè)控制信號(hào)提供到促進(jìn)啟用或禁用所述PLL的所述邏輯。
15.如權(quán)利要求9所述的設(shè)備，其中所述存儲(chǔ)器的操作包括對(duì)所述存儲(chǔ)器的異步讀和寫(xiě)操作。
16.如權(quán)利要求15所述的設(shè)備，其中在對(duì)所述存儲(chǔ)器的異步寫(xiě)操作期間，在數(shù)據(jù)發(fā)送 到所述存儲(chǔ)器之前，所述設(shè)備將允許可變數(shù)量的時(shí)鐘周期過(guò)去。
17.一種系統(tǒng)，包括 存儲(chǔ)器主機(jī)控制器；以及存儲(chǔ)器模塊，與所述存儲(chǔ)器主機(jī)控制器耦合，所述存儲(chǔ)器模塊包括 促進(jìn)在不進(jìn)入或退出所述存儲(chǔ)器模塊的自刷新或預(yù)充電掉電操作模式的情況下進(jìn)入 或退出所述存儲(chǔ)器模塊的異步操作模式的邏輯。
18.如權(quán)利要求17所述的系統(tǒng)，其中所述存儲(chǔ)器模塊還包括將差分時(shí)鐘提供到所述存 儲(chǔ)器模塊的時(shí)鐘樹(shù)的延遲鎖定環(huán)路(DLL)，并且其中促進(jìn)進(jìn)入或退出所述存儲(chǔ)器模塊的異 步操作模式的所述邏輯包括在對(duì)所述DLL的輸入差分時(shí)鐘和所述PLL的輸出差分時(shí)鐘作為 對(duì)所述存儲(chǔ)器模塊的時(shí)鐘樹(shù)的提供的差分時(shí)鐘之間進(jìn)行選擇的邏輯。
19.如權(quán)利要求18所述的系統(tǒng)，其中促進(jìn)進(jìn)入或退出所述存儲(chǔ)器模塊的異步操作模式 的所述邏輯包括啟用或禁用對(duì)所述DLL的輸入差分時(shí)鐘和所述DLL之間的連接的邏輯。
20.如權(quán)利要求18所述的系統(tǒng)，其中促進(jìn)進(jìn)入或退出所述存儲(chǔ)器模塊的異步操作模式 的所述邏輯包括啟用或禁用到所述DLL的電力的邏輯。
21.如權(quán)利要求18所述的系統(tǒng)，其中所述存儲(chǔ)器模塊還包括解碼邏輯，用于 解碼從所述存儲(chǔ)器主機(jī)控制器接收的命令；確定所接收的命令是啟用或禁用所述DLL ；以及 將一個(gè)或多個(gè)控制信號(hào)提供到促進(jìn)啟用或禁用所述DLL的所述邏輯。
22.如權(quán)利要求18所述的系統(tǒng)，其中所述存儲(chǔ)器模塊是雙倍數(shù)據(jù)率同步動(dòng)態(tài)隨機(jī)存取 存儲(chǔ)器(DDR SDRAM)。
23.如權(quán)利要求18所述的系統(tǒng)，其中在所述存儲(chǔ)器的異步操作模式期間，在數(shù)據(jù)發(fā)送 到所述存儲(chǔ)器模塊之前，所述存儲(chǔ)器主機(jī)控制器將允許可變數(shù)量的時(shí)鐘周期過(guò)去。
全文摘要
本發(fā)明名稱(chēng)為“改進(jìn)帶寄存器的存儲(chǔ)器模塊的操作的方法和系統(tǒng)”。公開(kāi)改進(jìn)帶寄存器的存儲(chǔ)器模塊的操作的方法和系統(tǒng)。在本發(fā)明的一個(gè)實(shí)施例中，當(dāng)正在激活帶寄存器的存儲(chǔ)器模塊中的時(shí)鐘電路時(shí)，帶寄存器的存儲(chǔ)器模塊允許異步讀和寫(xiě)操作。在本發(fā)明的另一個(gè)實(shí)施例中，帶寄存器的存儲(chǔ)器模塊允許啟用或禁用其時(shí)鐘電路而對(duì)其操作無(wú)任何中斷。當(dāng)帶寄存器的存儲(chǔ)器模塊中的時(shí)鐘電路被禁用時(shí)，能降低帶寄存器的存儲(chǔ)器模塊的功率消耗。在本發(fā)明的仍有的另一個(gè)實(shí)施例中，允許帶寄存器的存儲(chǔ)器模塊在不進(jìn)入或退出帶寄存器的存儲(chǔ)器模塊的自刷新或預(yù)充電掉電操作模式的情況下進(jìn)入或退出異步操作模式。
文檔編號(hào)G06F5/06GK101859239SQ20101017410
公開(kāi)日2010年10月13日 申請(qǐng)日期2010年4月1日 優(yōu)先權(quán)日2009年4月2日
發(fā)明者H·S·戴維, J·W·亞歷山大, K·S·貝恩斯 申請(qǐng)人:英特爾公司