專利名稱：3d集成電路的設(shè)計(jì)和驗(yàn)證的制作方法
技術(shù)領(lǐng)域：
本發(fā)明一般涉及三維(3D)集成電路的物理設(shè)計(jì)和驗(yàn)證。
技術(shù)背景3D集成電路(3D IC)包括半導(dǎo)體器件，具有兩層或更多層集成的有 源電子元件(如垂直堆疊和連接)以形成集成電路。各種形式的3D IC技 術(shù)普遍得到發(fā)展，包括管芯-管芯堆疊、管芯-晶片堆疊和晶片-晶片堆疊。 在3DIC技術(shù)中，電子元件(如集成電路)設(shè)置于兩個(gè)或多個(gè)襯底上，并 進(jìn)行封裝以形成單個(gè)的集成電路。在切成單個(gè)的管芯之后或者處于晶片形 式(可能之后被切開(kāi))的時(shí)候，電子元件被排列和連接在一起。電子元件 之間進(jìn)行垂直連接，如通過(guò)采用穿透的硅通孔(TSV)技術(shù)。然后堆疊的 管芯可以被封裝，這樣輸入輸出端子(I/O)可以給3DIC提供連接。3D IC技術(shù)期望可以在更小的面積內(nèi)以增長(zhǎng)的速度允許提供更多的功 能(例如，可以提供更短的垂直連接以減小延遲)。然而，3DIC技術(shù)也面 臨挑戰(zhàn)。每個(gè)電子元件或器件(如管芯)本身包括復(fù)雜的設(shè)計(jì)特性。堆疊 的管芯的相互作用引起了更大的設(shè)計(jì)難題，這些難題還沒(méi)有被設(shè)計(jì)者，包 括CAD工具的開(kāi)發(fā)者所解決。堆疊的管芯之間的物理連接和電氣連接都必 須精確并且穩(wěn)定。需要有改進(jìn)的連接方法以及該方法的驗(yàn)證。發(fā)明內(nèi)容本發(fā)明提供了 一種設(shè)計(jì)集成電路的方法，包括提供與第 一器件相關(guān)的 第一版圖和與第二器件相關(guān)的第二版圖。第一器件和第二器件形成3D集成 電路(3DIC)。第三版圖被生成并且包括第一版圖的一部分和第二版圖的 一部分。在一個(gè)實(shí)施例中，第一和第二版圖的該部分包括界面層。虛布局 (dummy feature )被嵌入第三版圖中以生成虛布局版圖。虛布局版圖合并5到第一版圖和第二版圖中。虛布局版圖可以映射在它的y軸上，這樣例如當(dāng)?shù)谝缓偷诙骷询B在3DIC中時(shí)，可以完全對(duì)準(zhǔn)。本發(fā)明還提供了一種方法，包括提供對(duì)應(yīng)于3D集成電路(3DIC)的 第一器件的第一版圖和3D IC的第二版圖。每個(gè)版圖包括界面層。進(jìn)行界 面層的驗(yàn)證。驗(yàn)證包括進(jìn)行設(shè)計(jì)規(guī)則檢查(DRC )或版圖電路圖比對(duì)(LVS ) 檢查。在一個(gè)實(shí)施例中，LVS檢查在包括第一和第二版圖的并排視圖的單 一的版圖文件上4丸行。在一個(gè)實(shí)施例中，驗(yàn)證包括進(jìn)行兩個(gè)LVS-瞼證，一 個(gè)在與第二版圖的界面層合并的第一版圖上， 一個(gè)在與第一版圖的界面層 合并的第二版圖上。在一個(gè)實(shí)施例中，驗(yàn)證為DRC驗(yàn)證。DRC驗(yàn)證可以 在第一和第二界面層上進(jìn)行。本發(fā)明還提供了一種設(shè)計(jì)3D IC的方法，包括提供包括3D IC的第一 管芯的界面層的第一版圖和包括3D IC的第二管芯的界面層的第二版圖。 第一和第二版圖，或其中的部分，合并形成一個(gè)單一的版圖文件。對(duì)該單 一的版圖文件進(jìn)行驗(yàn)證。驗(yàn)證包括版圖電路圖比對(duì)(LVS)驗(yàn)證和設(shè)計(jì)規(guī) 則檢查(DRC)驗(yàn)證中的其中至少一種。使用單一的版圖文件放置虛布局。


從以下詳細(xì)的描述中參考附圖可以更好的理解本發(fā)明的各個(gè)方面。需 要強(qiáng)調(diào)的是，根據(jù)行業(yè)的標(biāo)準(zhǔn)實(shí)踐，各個(gè)布局(feature)不是按比例繪制的。 實(shí)際上，各布局的尺寸為了便于清楚的說(shuō)明可以任意的擴(kuò)大或縮小。圖1為3DIC的一個(gè)實(shí)施例的截面圖；圖2是為3D IC提供虛布局構(gòu)圖的方法的實(shí)施例的流程圖；圖3為圖2所示方法的實(shí)施例的方框圖；圖4是為3D IC的器件提供虛布局構(gòu)圖的方法的實(shí)施例的流程圖；圖5為3DIC的設(shè)計(jì)驗(yàn)證方法的實(shí)施例的流程圖；圖6和圖7為使用圖5所示方法的設(shè)計(jì)文件的實(shí)施例的俯視圖；圖8為3DIC的界面層的排列的實(shí)施例的截面圖；圖9為3D IC的設(shè)計(jì)驗(yàn)證方法的實(shí)施例的流程圖；圖10為3DIC的器件的物理布局的設(shè)計(jì)方法的實(shí)施例的流程圖；圖ll為使用圖IO所示方法的實(shí)施例的3D IC的器件的物理布局設(shè)計(jì) 的實(shí)施例的俯視圖；圖12為用于完成在此描述的方法的系統(tǒng)的實(shí)施例的方框圖。
具體實(shí)施方式
可以理解，這里提供的具體實(shí)施方式
作為示例以教導(dǎo)更廣泛的發(fā)明構(gòu) 思，本領(lǐng)域技術(shù)人員可以容易的將本發(fā)明的教導(dǎo)用于其他方法和系統(tǒng)。另 外，可以理解，本發(fā)明所討論的方法和系統(tǒng)包括一些通用的結(jié)構(gòu)和/或過(guò)程。 因?yàn)檫@些結(jié)構(gòu)和過(guò)程是本領(lǐng)域公知的，所以它們將僅被討論到一般細(xì)節(jié)。 為了方便和示例，附圖中的標(biāo)號(hào)可能會(huì)重復(fù)出現(xiàn)，這些重復(fù)并不代表附圖 中的特征或步驟的任何必需的組合。另外，盡管這里描述了用于3D IC的 設(shè)計(jì)和驗(yàn)證的方法，本領(lǐng)域技術(shù)人員應(yīng)當(dāng)承認(rèn)，其他的設(shè)計(jì)過(guò)程也可能受 益于本發(fā)明的公開(kāi)。這里詳細(xì)描述了用于3D IC的包括版圖電路圖比對(duì) (LVS)和設(shè)計(jì)規(guī)則^r查(DRC)的驗(yàn)證方法，然而，其他設(shè)計(jì)過(guò)程，如 光學(xué)鄰近校正(OPC),也在本發(fā)明公開(kāi)范圍之內(nèi)。參考圖1，示出了一種3D集成電路(3D IC) 100。該3D IC 100包括 兩個(gè)器件，頂管芯110和底管芯120。盡管這里提到為頂和底管芯，但描 述性的術(shù)語(yǔ)僅僅是相對(duì)的，并不表示器件的任何絕對(duì)的方位。其他術(shù)語(yǔ)也 用于便于描述以及描繪包括在3D IC中的多個(gè)器件(如管芯)，例如第一 層器件和第二層器件。此外，這些術(shù)語(yǔ)沒(méi)有提供器件的絕對(duì)排列，而只是 用于3D IC的器件之間的區(qū)分。例如，器件(如管芯)的排列可以是垂直 的、水平的或其組合。3DIC的一個(gè)或多個(gè)器件可以形成在分開(kāi)而且獨(dú)立的 襯底上，然后與其他3D IC的器件進(jìn)行物理的或電氣的連接，之后被封裝 形成為單一的3D IC器件。頂管芯110包括襯底112。襯底112可以包括半導(dǎo)體襯底(如晶片)， 以及包括提供器件布局(如晶體管)的有源和/或隔離區(qū)。這些區(qū)域和布局 可以采用多個(gè)導(dǎo)電的、絕緣的和/或半導(dǎo)體的層形成。穿透的硅通孔(TSV) 113穿過(guò)襯底112,這樣焊墊U4可以可操作地連接到穿透的硅通孔113上。 焊墊114可以在粘結(jié)層上。焊墊114包括I/0焊盤(pán)，其提供到3DIC100的連接，包括到管芯110和管芯122的電氣連接。電介質(zhì)層116 (例如層間 介質(zhì)ILD)可以形成在襯底112上。在一個(gè)實(shí)施例中，電介質(zhì)層116包括 磷硅玻璃(PSG)。在電介質(zhì)層116上可以形成一個(gè)或多個(gè)互連層118?；?連層118包括導(dǎo)線(如線路或布線)、通孔和/或居間的層間介質(zhì)(ILD)。 互連層118連接到襯底112的有源器件上?；ミB層118在本領(lǐng)域代表性的 被稱為"金屬層"(如金屬l，金屬2)。然而，任何導(dǎo)電材料都可以提供 互連。通孔117也提供到襯底112的有源器件的電氣連接。界面層120形 成在互連層118上。界面層120包括最靠近底管芯122的層。界面層120 的一部分可以直接連接到3D IC的其它器件(如底管芯122)上。界面層 120包括電介質(zhì)區(qū)120a和導(dǎo)電粘結(jié)區(qū)120b。電介質(zhì)區(qū)120a可以從導(dǎo)電粘 結(jié)區(qū)120b凹進(jìn)。在一個(gè)實(shí)施例中，導(dǎo)電粘結(jié)區(qū)120b包括銅(如銅焊盤(pán))。 界面層120也可以被稱為"頂層金屬"層。在一個(gè)實(shí)施例中，界面層120 是頂層(如最上面)互連層，如上面關(guān)于互連層118所述。界面層120可 以包括電介質(zhì)區(qū)、導(dǎo)電線路、包括探針焊盤(pán)和焊墊的導(dǎo)電焊盤(pán)可操作的提 供到其它管芯的連接。底管芯122包括襯底124。襯底124可以包括半導(dǎo)體村底(例如晶片) 以及包括形成器件布局(如晶體管)的有源和/或隔離區(qū)，并且可以基本與 襯底112相似。電介質(zhì)層125 (如ILD)形成于襯底124上并且基本與層 116相似。在電介質(zhì)層125上形成一個(gè)或多個(gè)互連層126?；ミB層126可以 包括導(dǎo)線(如線路或布線)、通孔和居間的電介質(zhì)層(如層間電介質(zhì)ILD )。 互連層126可以基本與互連層118相似。與上述類(lèi)似，互連層126代表性 地被稱為"金屬層"并且提供連接到襯底124上的有源器件的路徑。通孔 128,其可以基本與通孔117相似，也提供到襯底124上的有源器件的電氣 連接。界面層130形成于襯底124上。界面層130包括最靠近頂管芯110 的層。界面層130的一部分可以直接連接到3D IC的另一個(gè)器件(如頂管 芯110)上，具體是另一個(gè)器件的界面層(如界面層120)上。界面層130 包括電介質(zhì)區(qū)130a和導(dǎo)電粘結(jié)區(qū)130b。電介質(zhì)區(qū)130a可以從導(dǎo)電粘結(jié)區(qū) 130b凹進(jìn)。在一個(gè)實(shí)施例中，導(dǎo)電粘結(jié)區(qū)130b包括銅(如銅焊盤(pán))。界 面層130也可以被稱為"頂層金屬，，層。在一個(gè)實(shí)施例中，界面層130是包括在互連層126中的頂層(如最上層)互連層。界面層130可以包括電 介質(zhì)區(qū)、導(dǎo)電線路(如互連線)、包括探針焊盤(pán)和焊墊的導(dǎo)電焊盤(pán)，可操 作地提供到其它器件的連接。3DIC IOO僅是示例性的，并不意味著對(duì)任何 方式的限制，附加的層可以存在也可以省略。3DIC IOO可以通過(guò)物理設(shè)計(jì)版圖("版圖，，)來(lái)表示。版圖可以包括 有源結(jié)構(gòu)(如晶體管，包括柵、漏區(qū))、隔離區(qū)、互連結(jié)構(gòu)(包括導(dǎo)電線 路、通孔和接觸孔)和/或其他將形成于襯底上的物理元件。版圖代表性地 包括多個(gè)"層"，所述多個(gè)"層"對(duì)應(yīng)于制作于襯底(如半導(dǎo)體晶片)上 以形成集成電路的多個(gè)"層"的每一個(gè)。這里提供的術(shù)語(yǔ)"層"可以用于 表現(xiàn)版圖中的層和/或制作的器件中的對(duì)應(yīng)層。版圖的典型格式是GDS II 文件，當(dāng)然也可能是其他格式?，F(xiàn)在參考圖2和圖3，圖2示出了為3DIC提供虛布局構(gòu)圖的方法200 的流程圖。圖3示出了方法200的步驟的對(duì)應(yīng)框圖。虛布局構(gòu)圖可以包括 一個(gè)或多個(gè)虛布局(如結(jié)構(gòu))，其包括沒(méi)有電氣連接到有源器件上的布局。 方法200開(kāi)始于步驟202，該步驟為第一層器件提供了物理版圖設(shè)計(jì)。第 一層器件被設(shè)計(jì)為包括在3D IC中。物理版圖設(shè)計(jì)可以包括本領(lǐng)域公知的 任何設(shè)計(jì)文件格式，如GDSII文件。物理版圖設(shè)計(jì)包括第一層器件的一層 或多層的版圖，尤其是包括第一層器件的界面層(如界面層/頂層金屬的版 圖)。圖3示出了第一層器件300，其包括襯底302和幾個(gè)金屬層304(M1-M7 所示)。需要注意的是，頂層金屬層示為M7，當(dāng)然也可以是互連層的任何 標(biāo)號(hào)。在示出的實(shí)施例中，M7提供第一層器件的界面層。界面層可以包括 第一層器件的提供到第二層器件的連接(物理或電氣的)的層。然后方法200進(jìn)行到步驟204，在該步驟中提供了第二層器件的物理 版圖設(shè)計(jì)。第二層器件被設(shè)計(jì)為與第一層器件一起包含在3D IC中。物理 版圖設(shè)計(jì)可以包括本領(lǐng)域公知的任何設(shè)計(jì)文件格式，如GDSII文件，并且 包括第二層器件的一層或多層。物理版圖尤其包括第二層器件的界面層(如 頂層金屬)的版圖。第一層和第二層器件可以基本上與頂管芯110和底管 芯122相似，以上所述參考圖1。第一層和第二層器件的版圖設(shè)計(jì)文件(如 GDS II文件)可以是單個(gè)和獨(dú)立的文件。圖3示出了第二層IC350，其包9括襯底352和幾個(gè)金屬層354。頂層金屬層標(biāo)注為M7，當(dāng)然也可能是互連 層的任何標(biāo)號(hào)。在示出的實(shí)施例中，M7提供第二層器件的界面層。第二層 器件也包括TSV356和粘結(jié)層358。在一個(gè)實(shí)施例中，粘結(jié)層358包括多個(gè) 焊墊以提供到包括第二層IC350和第一層IC300的3DIC的連接。然后方法200進(jìn)行到步驟206，在該步驟中，第一和第二層器件的界 面層的物理設(shè)計(jì)版圖(例如，版圖文件如為GDSII格式)被提取出來(lái)。在 一個(gè)實(shí)施例中，生成僅包括第一層器件的界面層的版圖設(shè)計(jì)文件，以及生 成僅包括第二層器件的界面層的第二版圖設(shè)計(jì)文件。圖3示出了提供第二 層器件界面層版圖的設(shè)計(jì)文件362,以及提供第一層器件界面層版圖的設(shè) 計(jì)文件360。然后方法200進(jìn)行到步驟208，在該步驟中界面層的版圖設(shè)計(jì) 合并形成一個(gè)版圖文件。在一個(gè)實(shí)施例中，形成了包括第一和第二層器件 的界面層的版圖的單一的物理版圖設(shè)計(jì)(如具有單一的GDS II文件格式)。 版圖可以提供單一的層，其包括來(lái)自第一層器件界面層和第二層器件界面 層的結(jié)構(gòu)。這里的合并包括取得兩個(gè)不同的版圖文件(如表示至少兩個(gè)不 同層的兩個(gè)不同文件)，并將它們組合形成一個(gè)單一的版圖文件。該單一 的版圖文件可以包括單一的層，其示出了先前表示在兩個(gè)版圖例如不同層 的每個(gè)版圖中的結(jié)構(gòu)的組合。 一個(gè)文件可以映射在一個(gè)坐標(biāo)軸(如y軸) 上，這樣版圖在合并時(shí)被適當(dāng)排列(例如為了說(shuō)明當(dāng)提供在3D IC中時(shí)管 芯的方位)。圖3示出了有合并的界面層(M7)的代表性的合并設(shè)計(jì)文件 364，其包括設(shè)計(jì)文件360和362的版圖。合并設(shè)計(jì)文件364可以提供單一 層的版圖。在一個(gè)實(shí)施例中，設(shè)計(jì)文件362在合并形成為合并設(shè)計(jì)文件364 之前映射在它的y軸上。關(guān)于y軸映射說(shuō)明了在3DIC中當(dāng)管芯350被"反 裝"(flip)并放置在管芯300上時(shí)版圖的排列。然后方法200進(jìn)行到步驟210，在該步驟中虛布局程序在合并文件上 運(yùn)行。本領(lǐng)域公知的任何虛布局程序都可以使用，并且可以在版圖中生成 和/或放置一個(gè)或多個(gè)虛布局構(gòu)圖。該程序可以包括基于規(guī)則和/或基于模型 的元件。虛布局構(gòu)圖可以被放置在版圖的不包括第一或第二層器件的界面 層中的結(jié)構(gòu)的部分。虛布局程序?yàn)樘摬季稚晌锢戆鎴D設(shè)計(jì)。虛布局的版 圖可以被提供為獨(dú)立的設(shè)計(jì)文件(如GDSII文件)。圖3示出了版圖設(shè)計(jì)文件366 (DM7)的生成，包括通過(guò)在合并設(shè)計(jì)文件364上運(yùn)行虛布局程 序而提供的虛布局版圖。然后方法200進(jìn)行到步驟212和214，在所述步驟中，虛布局構(gòu)圖版 圖分別包括在第一層器件版圖和第二層器件版圖中。在步驟212中，虛布 局構(gòu)圖版圖包括在第一層器件版圖的界面層中。圖3示出了將虛布局構(gòu)圖 版圖366( DM7)嵌入第一層器件350的設(shè)計(jì)中以提供第一層器件版圖368。 在步驟214中，虛布局構(gòu)圖版圖包括在第二層器件版圖的界面層中。虛布 局構(gòu)圖版圖可以首先映射在它的y軸上然后被嵌入到第二層器件版圖中(例如，虛布局構(gòu)圖版圖的鏡像被設(shè)置在第二層器件版圖上)。映射可以 例如當(dāng)?shù)诙悠骷?反裝"并放置(如堆疊)在3D IC器件中的第一層 器件上時(shí)保證同軸度。在一個(gè)實(shí)施例中，附加的虛布局構(gòu)圖的一個(gè)或多個(gè) 將對(duì)稱地位于第一層器件和第二層器件之間。在一個(gè)實(shí)施例中，附加的全 部虛布局構(gòu)圖對(duì)稱地位于第 一層器件和第二層器件之間。第 一和第二層器 件的虛布局構(gòu)圖可以關(guān)于x軸和/或y軸對(duì)稱。圖3示出了將虛布局構(gòu)圖版 圖366(DM7)嵌入到第二層器件350的設(shè)計(jì)中以提供第二層器件版圖370。 在一個(gè)實(shí)施例中，器件版圖368和370為GDS II文件。虛布局構(gòu)圖版圖366(DM7)可以加入到器件版圖368和370中，這樣當(dāng)形成在3D IC中時(shí)， 與版圖368相關(guān)的器件上的虛布局構(gòu)圖將與版圖370相關(guān)的器件上的虛布 局構(gòu)圖相對(duì)稱。方法200有利于考慮其它器件的版圖時(shí)，將虛布局加入到第一和第二 層器件中。例如，基于第一層器件和第二層器件上的器件結(jié)構(gòu)(如互連線 路、觸點(diǎn)、焊盤(pán)等等)的存在，生成將要包含在第一層器件上的虛布局構(gòu) 圖。換言之，僅在第一層器件和第二層器件上都有開(kāi)放空間時(shí)虛布局可以 添加到界面層。這樣的好處是，當(dāng)制造3DIC時(shí)，避免將虛布局放置在一 個(gè)器件的某一位置上與相對(duì)器件的器件結(jié)構(gòu)(如互連線)發(fā)生接觸而造成 短路。例如，將虛布局構(gòu)圖放置在第一層器件界面層上的將會(huì)連接到第二 器件的界面層上的器件結(jié)構(gòu)上?，F(xiàn)在參考圖4，示出了用于將虛布局構(gòu)圖嵌入一個(gè)或多個(gè)3DIC的器件 中的方法400。方法400這里可以被作為虛布局構(gòu)圖的附加補(bǔ)充。在一個(gè)實(shí)施例中，除完成上述方法300外還要完成方法400來(lái)為3D IC提供虛布 局構(gòu)圖。方法400包括在多個(gè)器件IC (如3D IC)的器件上基于包含在多 個(gè)器件IC中的另一個(gè)器件的版圖添加虛布局構(gòu)圖。例如，方法400可以基 于3D IC的第一器件的界面層版圖確定第二器件的界面層虛布局構(gòu)圖。方 法400開(kāi)始于步驟402和404,在所述步驟中分別提供了第一和第二器件 的物理版圖設(shè)計(jì)。第一和第二器件可以設(shè)置為包含在3DIC器件中(例如， 為制造和組裝而設(shè)計(jì)，這樣3D IC器件形成為至少包括第一器件和第二器 件)。然后方法400進(jìn)行到步驟406，在該步驟中識(shí)別包括第一器件版圖 的界面層上的具有顯著尺寸的結(jié)構(gòu)的構(gòu)圖。在一個(gè)實(shí)施例中，識(shí)別出的結(jié) 構(gòu)包括探針焊盤(pán)。顯著尺寸可以基于該過(guò)程的金屬密度需求確定。然后方 法400進(jìn)行到步驟408,在該步驟中虛布局構(gòu)圖包含在對(duì)應(yīng)(例如，當(dāng)安 裝到3D IC中時(shí)對(duì)準(zhǔn)，如垂直對(duì)準(zhǔn))區(qū)域內(nèi)的第二器件版圖中。虛布局構(gòu) 圖提供在其中的對(duì)應(yīng)區(qū)域可以與探針焊盤(pán)對(duì)稱。例如，在一個(gè)實(shí)施例中，3DIC包括第一器件和第二器件。虛布局構(gòu)圖 可以添加到第二器件上由第一器件版圖上的結(jié)構(gòu)(如探針焊盤(pán))限定的區(qū) 域。為確定該構(gòu)圖，第一器件的版圖被獲得，虛布局構(gòu)圖放置在一個(gè)結(jié)構(gòu) 的邊界內(nèi)，例如，虛布局構(gòu)圖可以放置在第一器件上的探針焊盤(pán)區(qū)內(nèi)。這 生成了虛布局構(gòu)圖版圖。然后虛布局構(gòu)圖版圖從第一器件版圖中被提取出 來(lái)，映射在它的y軸上(如果需要)，并嵌入到第二器件構(gòu)圖版圖中。映 射到y(tǒng)軸允許虛布局構(gòu)圖放置在第二器件內(nèi)對(duì)準(zhǔn)第一器件上的探針焊盤(pán)的 位置上(例如，當(dāng)提供在3DIC中時(shí)，虛布局構(gòu)圖放置在第二器件上的位 置直接位于第一器件上的探針焊盤(pán)之上/之下)。該方法可以改進(jìn)3D IC器件中的器件(如第二管芯)的其它較低密度 區(qū)域的密度。例如，使用方法300，如果一個(gè)大的探針坪盤(pán)出現(xiàn)在第一器 件上，那么在合并設(shè)計(jì)文件中的那個(gè)區(qū)域中將不添加虛布局構(gòu)圖(如在前 述步驟210中)。因此，當(dāng)虛布局構(gòu)圖版圖被提取出來(lái)并被嵌入到第二管 芯中， 一個(gè)大的空白區(qū)域(如探針焊盤(pán)輪廓的區(qū)域)，可以位于第二器件 上。該低密度區(qū)域可能產(chǎn)生問(wèn)題，例如，在光掩膜和器件的制造中。現(xiàn)在參考圖5，示出了 3DIC設(shè)計(jì)或其中一部分的驗(yàn)證方法500。示出12的實(shí)施例包括設(shè)計(jì)驗(yàn)證，該設(shè)計(jì)驗(yàn)證包括版圖電路圖比對(duì)(LVS )驗(yàn)證； 當(dāng)然，其它實(shí)施例也是可能的并且在本發(fā)明公開(kāi)的范圍之內(nèi)。方法500開(kāi) 始于步驟502和504,在所述步驟中分別提供了第一器件的物理版圖設(shè)計(jì) (版圖)和第二器件的版圖。第一和第二器件被設(shè)計(jì)為包含在3D IC內(nèi)。 第一和第二器件可以基本上相似于管芯110和/或120，如前參考圖1所述。 每個(gè)分別的物理版圖設(shè)計(jì)包括該器件的界面層(如界面層的版圖)。物理 版圖設(shè)計(jì)可以提供為GDSII格式，或本領(lǐng)域公知的其他版圖格式。然后方法500進(jìn)行到步驟506和508，在所述步驟中，在每個(gè)物理版 圖(如第一和第二器件)上分別進(jìn)行LVS驗(yàn)證。LVS驗(yàn)證包括確定從網(wǎng)表 形式到物理版圖(如GDSn文件)形式的設(shè)計(jì)操作是適當(dāng)執(zhí)行的。然后方法500進(jìn)行到判斷塊510，在該步驟中判斷第一和第二器件是 否關(guān)聯(lián)到同一技術(shù)。該判斷塊包括，例如，判斷與器件關(guān)聯(lián)的技術(shù)節(jié)點(diǎn)(如 65nm， 90nm)。在一個(gè)實(shí)施例中，在判斷塊510中確定與第一和第二器件 關(guān)聯(lián)的相同或基本上相似的技術(shù)(如層匹配)。然后方法500進(jìn)行到步驟 512，在該步驟中進(jìn)行包括并排視圖(如2D視圖)的LVS連通性的驗(yàn)證。 驗(yàn)證可以提供檢查第一和第二器件的物理版圖設(shè)計(jì)文件(如GDS II文件) 的邏輯和物理連通性。并排視圖(2D)可以仿效3DIC版圖。驗(yàn)證可以使 用可操作的LVS驗(yàn)證工具的虛擬連接布局進(jìn)行(例如，提供第一和第二器 件之間的焊墊的連接，如導(dǎo)電粘結(jié)區(qū)120a和120b所示，如前參考圖1所 述)。該虛擬連接布局可以提供管芯的界面層的連接。內(nèi)部管腳文字也可 以被提供。圖6示出了物理版圖600,其包括第一器件版圖602和第二器 件版圖604的并排視圖。也示出了管腳文字606。版圖600可以包括第一 和第二器件的多個(gè)層。在一個(gè)實(shí)施例中，版圖600為GDS II格式。版圖600 可以是單一的GDS II文件。LVS驗(yàn)證可以根據(jù)方法500的步驟512運(yùn)行在 版圖600上。在一個(gè)實(shí)施例中，在判斷塊510中確定第一和第二器件關(guān)聯(lián)到不同的 技術(shù)。然后方法500進(jìn)行到步驟514，在該步驟中進(jìn)行多個(gè)驗(yàn)證程序。第 一器件的界面層的版圖合并到第二器件的版圖中。LVS驗(yàn)證運(yùn)行。然后進(jìn) 行第二驗(yàn)證。第二器件的界面層的版圖合并到第一器件的版圖中。第二驗(yàn)證一LVS驗(yàn)證一運(yùn)行。管腳文字可以包括在版圖中以提供界面層之間的適當(dāng)連接。在一個(gè)實(shí)施例中，沒(méi)有使用LVS驗(yàn)證工具的虛擬連接布局。在一 個(gè)實(shí)施例中，在步驟514中只驗(yàn)證界面層(例如，它們之間的連通性)。 圖7示出了第一器件的版圖700。版圖700可以包括該器件的所有層。只 包括第二器件的界面層的版圖702映射在它的y軸上(以模擬堆疊在3DIC 中的位置)，并與物理設(shè)計(jì)版圖文件700合并。示出了管腳文字704。在 一個(gè)實(shí)施例中，版圖700和界面層版圖702為GDS II格式。然后LVS驗(yàn) 證可以在包括合并版圖702的版圖700上運(yùn)行。現(xiàn)在參考圖8，所示為如可以由方法500提供的驗(yàn)證方案的輸出的表 示，如上參考圖5所述。圖8示出了3D IC的第一和第二器件的界面層的 排列的截面圖。示出了包括焊墊A和焊墊B的第一器件界面層802。也示 出了包括焊墊A和焊墊C的第二器件界面層804。截面圖描繪了開(kāi)路情況(open occurring),其中界面層的焊墊A沒(méi)有與3D IC的版圖完全對(duì)齊。 截面圖也描繪了短路情況(short occuring)，其中第一管芯的界面層的焊 墊B與第二管芯的界面層的焊墊C連接(例如其中焊墊B與焊墊B連接并 且焊墊C與焊墊C連接)。截面圖將被方法500的LVS驗(yàn)證識(shí)別(例如包 括管腳文字)。然后在制造之前可以進(jìn)行適當(dāng)?shù)奈锢戆鎴D修正。代表性的 截面圖以及生成它而使用的驗(yàn)證工具，可以考慮層802和804的對(duì)準(zhǔn)允差。 現(xiàn)在參考圖9，示出了驗(yàn)證方法900,其包括設(shè)計(jì)規(guī)則檢查(DRC)驗(yàn) 證。DRC驗(yàn)證可以保證器件版圖遵循工藝的特定設(shè)計(jì)規(guī)則(如幾何約束)。 方法900開(kāi)始于步驟902，該步驟中在3D IC的第一器件的設(shè)計(jì)上進(jìn)行 DRC。第一器件可以基本上類(lèi)似于如前參考圖1所述的管芯110或220。 然后方法900進(jìn)行到步驟904，該步驟中在3D IC的第二器件的設(shè)計(jì)上進(jìn)行 DRC。第二器件可以基本上類(lèi)似于如前參考圖1所述的管芯110或122。 然后方法900進(jìn)行到步驟906，在該步驟中運(yùn)行包括相關(guān)于穿透的硅通孔(TSV)和相關(guān)結(jié)構(gòu)的規(guī)則的DRC。例如，可以為第一器件驗(yàn)證符合TSV 工藝特定的設(shè)計(jì)規(guī)則。然后方法900進(jìn)行到步驟908，在該步驟中第一和第二器件每個(gè)的界 面層(或者，換言之，界面層的版圖)從各自的器件版圖中被提取出來(lái)。在一個(gè)實(shí)施例中，每個(gè)界面層包括在獨(dú)立的版圖中。例如，可以生成第一器件的界面層的GDS II文件，以及可以生成第二器件的界面層的第二 GDS II文件。然后方法900進(jìn)行到步驟910，在該步驟中，在每個(gè)界面層版圖上 進(jìn)行包括相關(guān)于界面層和它們彼此連接的物理規(guī)則的DRC。該DRC可以 包括設(shè)計(jì)規(guī)則的驗(yàn)證，所述設(shè)計(jì)規(guī)則如相關(guān)于粘結(jié)區(qū)寬度(例如，如前參 考圖1所述的焊墊120b和/或130b的寬度)、界面層到粘結(jié)區(qū)的互連線路 間距和界面層到線路間隔的互連線路間距、密度要求和/或其它可以應(yīng)用于 界面層的物理設(shè)計(jì)約束。在一個(gè)實(shí)施例中，間距規(guī)則考慮到對(duì)準(zhǔn)允差(如 3DIC中頂層和底層器件的對(duì)準(zhǔn)的精確度和重復(fù)性)。在一個(gè)實(shí)施例中，間 距規(guī)則考慮到存在于器件上的不同電勢(shì)。然后方法900進(jìn)行到步驟912， 該步驟在版圖文件上進(jìn)行連通性檢查。連通性檢查可以確定界面層的連接 的開(kāi)路或短路。例如，參考圖8。在一個(gè)實(shí)施例中，連通性驗(yàn)證考慮到對(duì) 準(zhǔn)允差。在一個(gè)實(shí)施例中，連通性驗(yàn)證考慮到存在于器件上的不同電勢(shì)?，F(xiàn)在參考圖10，示出了設(shè)計(jì)3DIC的方法100的流程圖。該方法開(kāi)始 于步驟1002,在該步驟中，提供了將要被包括在3DIC中的第一器件的物 理版圖。然后該方法進(jìn)行到步驟1004，在該步驟中，為將要被包括在3DIC 中的第二器件提供了性能規(guī)格。該性能規(guī)格可以為3DIC(如包括第一器件 和第二器件)提供性能需求，尤其是第二器件的那些需求。自動(dòng)化軟件工 具用于將該規(guī)格轉(zhuǎn)換為特定的電路結(jié)構(gòu)(例如，以"網(wǎng)表"(netlist)格式 提供)。然后方法100進(jìn)行到步驟1006,在該步驟中生成物理版圖。工具(CAD 工具)用于將網(wǎng)表轉(zhuǎn)換為第二器件的物理版圖。然而不同于常規(guī)的方法， 第二器件版圖的完成考慮到第 一器件的版圖。第二器件的物理版圖通過(guò)包 括第二器件的設(shè)計(jì)庫(kù)中的第一器件物理版圖而生成。在一個(gè)實(shí)施例中，第 一器件版圖可以輸入到該庫(kù)中以作為"模型，，圖用于第二器件的庫(kù)。該模 型圖可以包括覆蓋區(qū)(如包括柵的位置、互連、隔離區(qū)等等的電路的物理 信息)和第一器件的連接信息(例如管腳版圖)。第一器件的特定的層的 版圖可以輸入到用于設(shè)計(jì)第二器件的庫(kù)中。例如，輸入的層可以是將要與 第二器件物理連接的第一器件的界面層。圖ll示出了第二器件的版圖1100,其包括第二器件的互連結(jié)構(gòu)1102。在版圖1100中提供了相關(guān)于第 一器件的模型版圖1104。該模型版圖1104包括互連結(jié)構(gòu)1106和接觸墊 1108。第二器件的版圖1100可以被完成，這樣接觸孔被制作到焊墊1108 上?，F(xiàn)在參考圖12，示出了計(jì)算機(jī)系統(tǒng)1200的實(shí)施例，該計(jì)算機(jī)系統(tǒng)用 于實(shí)現(xiàn)所述的本發(fā)明的包括系統(tǒng)和方法的實(shí)施例。在一個(gè)實(shí)施例中，計(jì)算 機(jī)系統(tǒng)1200包括功能性提供如方法200、 400、 500、 900和1000所述的 3DIC的設(shè)計(jì)和驗(yàn)證，上述方法分別參考圖2、 4、 5、 9和10。計(jì)算機(jī)系統(tǒng)1200包括微處理器1204，輸入設(shè)備1210，存儲(chǔ)設(shè)備1206， 系統(tǒng)內(nèi)存1208，顯示器1204,以及通信設(shè)備1212,所有設(shè)備通過(guò)一個(gè)或 多個(gè)總線1202互連。存儲(chǔ)設(shè)備1206可以是軟盤(pán)驅(qū)動(dòng)器、硬驅(qū)動(dòng)、CD-ROM、 光學(xué)器件或任何其它存儲(chǔ)設(shè)備。另外，存儲(chǔ)設(shè)備1206可以能夠接收可以包 括計(jì)算機(jī)可執(zhí)行指令的軟盤(pán)、CD-ROM、 DVD-ROM或任何其它形式的計(jì) 算機(jī)可讀介質(zhì)。通信設(shè)備1212可以是調(diào)制解調(diào)器、網(wǎng)卡或任何其它使計(jì)算 機(jī)系統(tǒng)與其它節(jié)點(diǎn)通信的設(shè)備。應(yīng)當(dāng)理解，任何計(jì)算機(jī)系統(tǒng)1200可以表現(xiàn) 為幾個(gè)互連的計(jì)算機(jī)系統(tǒng)如個(gè)人計(jì)算機(jī)、大型機(jī)、PDA和電話設(shè)備。通信 設(shè)備1212可以允許計(jì)算機(jī)系統(tǒng)1200和一個(gè)或多個(gè)用于IC的設(shè)計(jì)、布圖、 驗(yàn)證、制造和/或測(cè)試的工具/計(jì)算機(jī)系統(tǒng)進(jìn)行互連。計(jì)算機(jī)系統(tǒng)1200包括能夠執(zhí)行機(jī)器可讀指令的硬件，以及用于執(zhí)行產(chǎn) 生預(yù)期效果的動(dòng)作(代表性的機(jī)器可讀指令)的軟件。軟件包括存儲(chǔ)在任 何記憶介質(zhì)如RAM或ROM中的任何機(jī)器代碼，以及存儲(chǔ)在其他存儲(chǔ)設(shè)備 (如軟盤(pán)、閃存或CDROM)中的機(jī)器代碼。例如，軟件可以包括源代碼 和目標(biāo)代碼。另外，軟件包含任何組能夠被客戶機(jī)或服務(wù)器執(zhí)行的指令。 硬件和軟件的任何組合可以包含計(jì)算機(jī)系統(tǒng)。被計(jì)算機(jī)執(zhí)行的代碼，可以 包括用于器件(如IC)的設(shè)計(jì)和/或驗(yàn)證的代碼。系統(tǒng)內(nèi)存1208可以設(shè)置 為存儲(chǔ)網(wǎng)表、包括GDS II文件的物理版圖數(shù)據(jù)、用于IC設(shè)計(jì)的特征庫(kù)、 模型、數(shù)學(xué)公式、包括技術(shù)節(jié)點(diǎn)相關(guān)規(guī)則的設(shè)計(jì)規(guī)則、TSV工藝和/或在IC 的設(shè)計(jì)、布圖、驗(yàn)證、制造和/或測(cè)試中提供的其它數(shù)據(jù)。計(jì)算機(jī)可讀介質(zhì)包括無(wú)源數(shù)據(jù)存儲(chǔ)器，如RAM以及半永久性數(shù)據(jù)存儲(chǔ)器如光盤(pán)只讀存儲(chǔ)器(CD-ROM)。在本發(fā)明的一個(gè)實(shí)施例中，可以具 體化為在計(jì)算機(jī)的RAM中將標(biāo)準(zhǔn)計(jì)算機(jī)轉(zhuǎn)換成為新的特定的計(jì)算機(jī)。數(shù)以提供一種數(shù)據(jù)組織，或可執(zhí)行代碼組織。數(shù)據(jù)信號(hào)可以通過(guò)傳輸介質(zhì)被 加載并存儲(chǔ)和傳輸不同的數(shù)據(jù)結(jié)構(gòu)，因而，可以被用于傳輸本發(fā)明的實(shí)施 例。微處理器1204可以完成用于進(jìn)行LVS、 DRC、布圖、虛布局嵌入(如 通過(guò)基于規(guī)則或基于模型嵌入)所必需的數(shù)學(xué)公式，和/或其他用于集成電 路的設(shè)計(jì)和/或驗(yàn)證的功能。數(shù)據(jù)庫(kù)1216可以是本領(lǐng)域公知的任何標(biāo)準(zhǔn)的或?qū)Ｓ械臄?shù)據(jù)庫(kù)軟件。數(shù) 據(jù)庫(kù)1216的物理位置并沒(méi)有限制并且可以存在于遠(yuǎn)離服務(wù)器，可通過(guò)互聯(lián) 網(wǎng)或內(nèi)部網(wǎng)到達(dá)的位置。所公開(kāi)的數(shù)據(jù)庫(kù)1216包括包含多個(gè)數(shù)據(jù)庫(kù)的實(shí)施 例。數(shù)據(jù)庫(kù)1216可以包括用于IC的設(shè)計(jì)、布圖、驗(yàn)證、制造和/或測(cè)試的 制造數(shù)據(jù)、包括網(wǎng)表的設(shè)計(jì)數(shù)據(jù)、技術(shù)文件、物理版圖、設(shè)計(jì)庫(kù)、設(shè)計(jì)規(guī) 則和/或其他信息的數(shù)據(jù)庫(kù)。如上所述，3DIC，如上參考圖1所述的3D IC 100，具有很多優(yōu)勢(shì)。 無(wú)論如何，現(xiàn)有技術(shù)中在3D IC的設(shè)計(jì)和驗(yàn)證中存在明顯的缺陷。例如， 設(shè)計(jì)者不能正確;險(xiǎn)查兩個(gè)GDS II界面層失見(jiàn)則，或驗(yàn)證兩個(gè)GDS II文件之 間的連通性。另外，界面層的虛布局的放置存在困難。例如，虛布局的放 置很可能導(dǎo)致兩個(gè)堆疊管芯(GDSII文件)的短路，因?yàn)樵趩为?dú)為每個(gè)界 面層嵌入虛布局時(shí)沒(méi)有考慮到兩個(gè)界面層的版圖。以上盡管僅詳細(xì)描述了本發(fā)明的幾個(gè)實(shí)施例，但是本領(lǐng)域技術(shù)人員將 很容易在不偏離本發(fā)明的創(chuàng)造性教導(dǎo)和有益效果的前提下得知可效仿實(shí)施 例的很多改進(jìn)。
權(quán)利要求
1、一種設(shè)計(jì)集成電路的方法，包括提供與第一器件相關(guān)的第一版圖；提供與第二器件相關(guān)的第二版圖，其中所述第一器件和所述第二器件形成3D集成電路(3D IC)；生成第三版圖，其中所述第三版圖至少包括所述第一版圖的一部分和所述第二版圖的一部分；在所述第三版圖中嵌入虛布局以形成虛布局版圖；將所述虛布局版圖合并到所述第一版圖中；以及將所述虛布局版圖合并到所述第二版圖中。
2、 根據(jù)權(quán)利要求1所述的方法，其中所述第一版圖和第二版圖分別包 括第一界面層和第二界面層，并且其中所述第三版圖提供單一層的版圖；其中所述單一層包括與所述第二界面層合并的第一界面層。
3、 根據(jù)權(quán)利要求2所述的方法，其中所述第一和第二界面層在3DIC 中物理連接。
4、 根據(jù)權(quán)利要求1所述的方法，其中將所述虛布局版圖合并到所述第 二版圖中包括在合并之前將所述虛布局映射在坐標(biāo)軸上。
5、 根據(jù)權(quán)利要求1所述的方法，其中所述生成第三版圖的步驟包括將 第二版圖映射在坐標(biāo)軸上，并將映射后的第二版圖與第一版圖合并。
6、 根據(jù)權(quán)利要求1所述的方法，進(jìn)一步包括 識(shí)別第一版圖上的結(jié)構(gòu)； 在所述第二版圖的相應(yīng)區(qū)域內(nèi)添加虛布局。
7、 一種方法，包括提供與3D集成電路(3DIC)的第一器件相對(duì)應(yīng)的第一版圖，其中所 述第一版圖包括第一界面層；提供與3D IC的第二器件相對(duì)應(yīng)的第二版圖，其中所述第二版圖包括 第二界面層；以及進(jìn)行所述第 一和第二界面層的連通性的驗(yàn)證，其中所述驗(yàn)證包括進(jìn)行設(shè)計(jì)規(guī)則檢查(DRC)或版圖電路圖比對(duì)(LVS)中的至少一種。
8、 根據(jù)權(quán)利要求7所述的方法，進(jìn)一步包括 對(duì)所述第一版圖進(jìn)行第一設(shè)計(jì)規(guī)則檢查(DRC)驗(yàn)證； 對(duì)所述第二版圖進(jìn)行第二 DRC驗(yàn)證；對(duì)所述第一版圖進(jìn)行第三DRC驗(yàn)證，其中該第三DRC包括穿透的硅 通孔(TSV)過(guò)程相關(guān)的規(guī)則；從所述第一版圖中提取所述第一界面層； 從所述第二版圖中提取所述第二界面層；并且其中所述第一和第二界面層的連通性的驗(yàn)證包括進(jìn)行第四DRC 驗(yàn)證，其中所述第四DRC包括與在所述第一和第二界面層上的結(jié)構(gòu)相關(guān)的 規(guī)則，并且其中所述第四DRC運(yùn)行在所述提取出的第一界面層和所述提取 出的第二界面層上。
9、 根據(jù)權(quán)利要求8所述的方法，其中所述第四DRC驗(yàn)證包括與所述 第 一和第二器件的對(duì)準(zhǔn)允差相關(guān)的規(guī)則。
10、 根據(jù)權(quán)利要求8所述的方法，其中所述第四DRC驗(yàn)證包括在所述 提取出的第 一和第二界面層上進(jìn)行物理設(shè)計(jì)規(guī)則驗(yàn)證以及在所述提取出的 第一和第二界面層上進(jìn)行連通性檢查。
11、 根據(jù)權(quán)利要求7所述的方法，進(jìn)一步包括 在所述第一版圖上進(jìn)行第一版圖電路圖比對(duì)(LVS)驗(yàn)證； 在所述第二版圖上進(jìn)行第二LVS驗(yàn)證；以及其中所述第一和第二界面層的連通性的驗(yàn)證包括在第三版圖上進(jìn)行第 三L V S驗(yàn)證，其中所述第三版圖包括所述第 一 和第二版圖的并排視圖。
12、 根據(jù)權(quán)利要求7所述的方法，進(jìn)一步包括 在所述第一版圖上進(jìn)行版圖電路圖比對(duì)(LVS)驗(yàn)證； 在所述第二版圖上進(jìn)行LVS驗(yàn)證；生成第三版圖，所述第三版圖包括所述第一版圖和所述第二版圖的第 二界面層；生成第四版圖，所述第四版圖包括所述第二版圖和所述第一版圖的第 一界面層；以及其中所述第一和第二界面層的驗(yàn)證包括在所述第三版圖上進(jìn)行L VS驗(yàn)證和在所述第四版圖上進(jìn)行LVS驗(yàn)證。
13、 一種設(shè)計(jì)3D集成電路(3DIC)的方法，包括 提供第一版圖，其中所述第一版圖包括3DIC的第一管芯的界面層； 提供第二版圖，其中所述第二版圖包括所述3D IC的第二管芯的界面層；合并所述第一和第二版圖每個(gè)的至少一部分以形成單一的版圖文件； 在所述單一 的版圖文件上進(jìn)行驗(yàn)證，其中所述驗(yàn)證包括版圖電路圖比 對(duì)(LVS )驗(yàn)證和設(shè)計(jì)規(guī)則檢查(DRC )驗(yàn)證中的至少 一種；以及 使用所述單一的版圖文件確定虛布局的位置。
14、 根據(jù)權(quán)利要求13所述的方法，其中所述合并所述第一和第二版圖 的至少 一部分包括提供并排視圖版圖文件。
15、 根據(jù)權(quán)利要求13所述的方法，其中所述單一的版圖文件包括所述 第二管芯的界面層和所述第一管芯的多個(gè)層；并且其中所述在所述單一的 版圖文件上進(jìn)行驗(yàn)證為L(zhǎng)VS驗(yàn)證。
全文摘要
一種設(shè)計(jì)3D集成電路(3D IC)的方法，包括提供對(duì)應(yīng)于3D IC的第一器件的第一版圖和對(duì)應(yīng)于3D IC的第二器件的第二版圖。一種驗(yàn)證，如LVS或DRC，不僅可以在每個(gè)器件上單獨(dú)執(zhí)行，而且為了保證器件之間的完全連通性而執(zhí)行。該驗(yàn)證可以在包括第一和第二管芯的界面層的單個(gè)版圖文件(如GDS II文件)上執(zhí)行。采用包括第一和第二器件的界面層的版圖可為3D IC確定虛布局構(gòu)圖。
文檔編號(hào)G06F17/50GK101609482SQ200910126309
公開(kāi)日2009年12月23日 申請(qǐng)日期2009年2月26日 優(yōu)先權(quán)日2008年6月18日
發(fā)明者劉盈麟, 林凱筠, 王中興, 蔡志昇 申請(qǐng)人:臺(tái)灣積體電路制造股份有限公司