專利名稱：提高存儲(chǔ)性能的制作方法
技術(shù)領(lǐng)域：
本發(fā)明的實(shí)施例涉及微處理器體系結(jié)構(gòu)。更具體地說(shuō)，本發(fā)明的實(shí)施 例涉及通過(guò)實(shí)現(xiàn)專有讀取(read-for-ownership)的亂序發(fā)射和更有效地使 用存儲(chǔ)緩沖器延遲周期來(lái)提高微處理器中的存儲(chǔ)性能的方法和裝置。
背景技術(shù)：
微處理器一般通過(guò)被稱為"前端總線"(FSB)的共享計(jì)算機(jī)系統(tǒng)總 線來(lái)與計(jì)算機(jī)系統(tǒng)進(jìn)行通信。但是，由于微處理器性能被提高而且計(jì)算機(jī) 系統(tǒng)使用沿著同一 FSB互連的多個(gè)處理器，所以FSB已經(jīng)成為性能瓶 頸。
解決這個(gè)問(wèn)題的一個(gè)方法是在多處理器系統(tǒng)中的各個(gè)處理器之間使用 點(diǎn)到點(diǎn)(PtP)鏈路。PtP鏈路一般被實(shí)現(xiàn)為多處理器網(wǎng)絡(luò)中各個(gè)處理器的 專用總線蹤跡(trace)。雖然典型PtP鏈路比FSB提供更大的吞吐率，但 是PtP鏈路的延遲可能比FSB的延遲更大。
PtP的延遲尤其可能會(huì)影響微處理器執(zhí)行存儲(chǔ)操作的性能，特別是在 其存儲(chǔ)操作之間要求強(qiáng)有序的微處理器體系結(jié)構(gòu)中更是這樣。例如，因?yàn)?要求強(qiáng)有序，所以在后來(lái)的存儲(chǔ)操作可以被處理器發(fā)射之前，先前發(fā)射的 存儲(chǔ)操作對(duì)于系統(tǒng)中的其它總線代理來(lái)說(shuō)一般必須是可訪問(wèn)的，或至少是 可檢測(cè)到的。操作(例如存儲(chǔ)、載入或其它操作)對(duì)于計(jì)算機(jī)系統(tǒng)中的其 它總線代理的可檢測(cè)性通常被稱為該操作的"全局觀測(cè)"。 一般地，微處 理器操作或指令僅在它們已經(jīng)被存儲(chǔ)到緩存或其它存儲(chǔ)器后才變?yōu)榭杀蝗?br> 4局觀測(cè)，系統(tǒng)中的其它代理可以在所述緩存或其它存儲(chǔ)器中檢測(cè)到所述操 作或指令的存在。
在強(qiáng)有序微處理器體系結(jié)構(gòu)中的存儲(chǔ)操作中，直到先前的存儲(chǔ)操作已 經(jīng)被全局觀測(cè)，典型的微處理器才從存儲(chǔ)緩沖器，或者其它存儲(chǔ)序列結(jié) 構(gòu)，或者在某些情況下從處理器執(zhí)行單元發(fā)射存儲(chǔ)操作。例如專有讀取
(RFO)操作的一個(gè)操作會(huì)先于典型微處理器體系結(jié)構(gòu)中的存儲(chǔ)操作的發(fā) 射，以獲得對(duì)將要存儲(chǔ)該存儲(chǔ)操作的緩存或其它存儲(chǔ)區(qū)域線的排他性控 制，從而使該存儲(chǔ)操作可以被全局觀測(cè)。但是，在典型微處理器體系結(jié)構(gòu) 中，直到先前的存儲(chǔ)操作被全局觀測(cè)，RFO操作才被發(fā)射。
圖1示出了用于在強(qiáng)有序微處理器體系結(jié)構(gòu)中處理被發(fā)射的存儲(chǔ)操作 的現(xiàn)有技術(shù)的緩存體系結(jié)構(gòu)。該存儲(chǔ)緩沖器包括將要通過(guò)緩存線填充緩沖 器(LFB)而被分別存儲(chǔ)在第一級(jí)(Ll)緩存的地址X和Y中的數(shù)據(jù)X, 和Yp但是，在典型的現(xiàn)有技術(shù)的體系結(jié)構(gòu)中，直到Ll緩存中的數(shù)據(jù)Xo 和地址X已經(jīng)被全局觀測(cè)，存儲(chǔ)數(shù)據(jù)Xi、 ^和它們相應(yīng)的RFO操作才可 以被發(fā)射。
在現(xiàn)有技術(shù)體系結(jié)構(gòu)中，由于存儲(chǔ)操作發(fā)射以及最終的指令退休中的 延遲，微處理器和其所在的系統(tǒng)的整體性能可能會(huì)受到損害。另外，隨著 PtP多處理器系統(tǒng)變得更加普遍，這個(gè)問(wèn)題可能被惡化，因?yàn)橄到y(tǒng)中的每 個(gè)處理器都可能依賴于由系統(tǒng)中的其它存儲(chǔ)器存儲(chǔ)的數(shù)據(jù)。

發(fā)明內(nèi)容
本發(fā)明的目的通過(guò)實(shí)現(xiàn)RFO操作的亂序發(fā)射和更有效地使用存儲(chǔ)緩沖 器延遲周期來(lái)改善微處理器的存儲(chǔ)性能。 本發(fā)明提供了一種處理器，包括 用于存儲(chǔ)數(shù)據(jù)的第一存儲(chǔ)單元；和
耦合到所述第一存儲(chǔ)單元的第二存儲(chǔ)單元，用于僅在所述數(shù)據(jù)變?yōu)榭?被總線代理檢測(cè)到后存儲(chǔ)所述數(shù)據(jù)。
本發(fā)明提供了一種具有強(qiáng)有序指令體系結(jié)構(gòu)的處理器，包括 存儲(chǔ)緩沖器，不論先于第二數(shù)據(jù)值從所述存儲(chǔ)緩沖器中被讀取的第一數(shù)據(jù)值是否己經(jīng)變?yōu)榭杀蝗钟^測(cè)，所述第二數(shù)據(jù)值都從所述存儲(chǔ)緩沖器 中被讀取并被存儲(chǔ)到緩存中。
本發(fā)明提供了一種計(jì)算機(jī)系統(tǒng)，包括-
存儲(chǔ)第一指令和第二指令的存儲(chǔ)單元，所述第一指令用于在至少一個(gè) 總線代理中存儲(chǔ)第一數(shù)據(jù)值，所述第二指令用于當(dāng)所述第一數(shù)據(jù)值被存儲(chǔ) 在至少一個(gè)總線代理后，在至少一個(gè)總線代理中存儲(chǔ)第二數(shù)據(jù)值；
第一級(jí)緩存和線填充緩沖器，用于在所述第一或所述第二數(shù)據(jù)值可被 至少一個(gè)總線代理檢測(cè)到之前同時(shí)存儲(chǔ)所述第一和第二數(shù)據(jù)值；和
第一總線代理，用于在所述第一總線代理能夠在所述第一級(jí)緩存或線 填充緩沖器中檢測(cè)到所述第一和第二數(shù)據(jù)值中的之一或二者之前，檢測(cè)所 述第一和第二數(shù)據(jù)值中的之一或二者。
本發(fā)明提供了一種裝置，包括
分配邏輯，用于分配全局觀測(cè)存儲(chǔ)緩沖器中的條目，以在所述數(shù)據(jù)對(duì) 應(yīng)的存儲(chǔ)操作變?yōu)榉峭茰y(cè)性的之后、所述數(shù)據(jù)從存儲(chǔ)緩沖器被讀取之前， 存儲(chǔ)可被全局觀測(cè)的數(shù)據(jù)；
耦合到所述全局觀測(cè)存儲(chǔ)緩沖器的緩存，用于在所述數(shù)據(jù)變?yōu)榭杀蝗?局觀測(cè)前存儲(chǔ)所述數(shù)據(jù)；和
專有讀取邏輯，用于在所述數(shù)據(jù)被存儲(chǔ)在所述緩存中之前獲得對(duì)所述 緩存中的一條線的排他性所有權(quán)。
本發(fā)明還提供了一種用于發(fā)射強(qiáng)有序存儲(chǔ)器操作的方法，包括
發(fā)射第一存儲(chǔ)操作；
在存儲(chǔ)緩沖器中存儲(chǔ)與所述第一存儲(chǔ)操作相關(guān)聯(lián)的第一數(shù)據(jù)； 發(fā)射第二存儲(chǔ)操作；
在所述存儲(chǔ)緩沖器中存儲(chǔ)與所述第二存儲(chǔ)操作相關(guān)聯(lián)的第二數(shù)據(jù)； 在存儲(chǔ)單元中存儲(chǔ)所述第一數(shù)據(jù)；以及
在所述第一數(shù)據(jù)被存儲(chǔ)在所述存儲(chǔ)單元中且不可被全局觀測(cè)的期間， 在所述存儲(chǔ)單元中存儲(chǔ)所述第二數(shù)據(jù)。


6通過(guò)附圖，以舉例而非限制的方式來(lái)圖示本發(fā)明的實(shí)施例，其中相似 的標(biāo)號(hào)表明類似的元件，并且
圖1示出了用于在強(qiáng)有序微處理器體系結(jié)構(gòu)中處理被發(fā)射的存儲(chǔ)操作 的現(xiàn)有技術(shù)的緩存體系結(jié)構(gòu)。
圖2示出了其中可以使用本發(fā)明的至少一個(gè)實(shí)施例的計(jì)算機(jī)系統(tǒng)。
圖3示出了其中可以使用本發(fā)明的至少一個(gè)實(shí)施例的總線代理。
圖4示出了本發(fā)明的一個(gè)實(shí)施例，其中全局觀測(cè)存儲(chǔ)緩沖器(GoSB) 被用來(lái)跟蹤存儲(chǔ)操作并存儲(chǔ)已經(jīng)變?yōu)榭杀蝗钟^測(cè)的相應(yīng)數(shù)據(jù)值。
圖5示出了本發(fā)明的一個(gè)實(shí)施例，其中GoSB索引和GoSB有效字段 沒(méi)有被存儲(chǔ)在第一級(jí)(Ll)緩存或線填充緩沖器(LFB)條目中，相反 地，GoSB索引字段被存儲(chǔ)在存儲(chǔ)緩沖器的條目中。
圖6的流程圖示出了與本發(fā)明的至少一個(gè)實(shí)施例相關(guān)聯(lián)的操作。
具體實(shí)施例方式
本發(fā)明的實(shí)施例涉及微處理器體系結(jié)構(gòu)。更具體地說(shuō)，本發(fā)明的實(shí)施 例涉及通過(guò)實(shí)現(xiàn)專有讀取的亂序發(fā)射和更有效地使用存儲(chǔ)緩沖器延遲周期 來(lái)提高微處理器中的存儲(chǔ)性能的方法和裝置。
為了在提高存儲(chǔ)緩沖器效率的同時(shí)輔助亂序RFO操作，本發(fā)明的至少 一個(gè)實(shí)施例涉及使用例如全局觀測(cè)存儲(chǔ)緩沖器(GoSB)的存儲(chǔ)介質(zhì)，以 跟蹤已經(jīng)變?yōu)榭杀蝗钟^測(cè)的存儲(chǔ)數(shù)據(jù)。在GoSB中跟蹤可被全局觀測(cè)的 數(shù)據(jù)使得存儲(chǔ)數(shù)據(jù)能夠被存儲(chǔ)在可監(jiān)聽(tīng)的存儲(chǔ)設(shè)備(例如第一級(jí)(Ll)緩 存和線填充緩沖器(LFB))中，而不考慮先前的存儲(chǔ)數(shù)據(jù)是否已經(jīng)被全 局觀測(cè)，于是提高了微處理器中的存儲(chǔ)數(shù)據(jù)的吞吐率和存儲(chǔ)操作的性能。
圖2示出了可以與本發(fā)明的至少一個(gè)實(shí)施例結(jié)合起來(lái)使用的計(jì)算機(jī)系 統(tǒng)。處理器205從緩存210和主存儲(chǔ)器215訪問(wèn)數(shù)據(jù)。本發(fā)明的一個(gè)實(shí)施 例206的位置在圖2的處理器內(nèi)部被示出。但是，本發(fā)明的實(shí)施例可以在 系統(tǒng)中的其它設(shè)備(例如獨(dú)立的總線代理)中實(shí)現(xiàn)，或者分布在整個(gè)網(wǎng)絡(luò) 中。主存儲(chǔ)器可以是動(dòng)態(tài)隨機(jī)訪問(wèn)存儲(chǔ)器(DRAM)、硬盤驅(qū)動(dòng)器 (HDD) 220或包含各種存儲(chǔ)設(shè)備和技術(shù)的遠(yuǎn)離所述計(jì)算機(jī)系統(tǒng)的存儲(chǔ)源230。所述緩存可以位于所述處理器中或其附近，例如在處理器本地總線 207上。另外，所述緩存可以由速度較快的存儲(chǔ)單元(例如六電晶體 (6T)單元或其它具有近似等同或更快訪問(wèn)速度的存儲(chǔ)單元)組成。
圖3示出了其中可以使用本發(fā)明的至少一個(gè)實(shí)施例的總線代理。具體 地說(shuō)，圖3所示的微處理器300包括本發(fā)明的至少一個(gè)實(shí)施例305的一個(gè) 或更多組成部分。在圖3的微處理器中還示出了執(zhí)行單元310，其在微處 理器中執(zhí)行例如存儲(chǔ)操作的操作。所述執(zhí)行單元的精確或相對(duì)位置以及本 發(fā)明的實(shí)施例的組成部分并不限于圖3所述。
圖4示出了本發(fā)明的一個(gè)實(shí)施例，其中GoSB 401被用于跟蹤存儲(chǔ)操 作并存儲(chǔ)已經(jīng)變?yōu)槿挚捎^測(cè)的相應(yīng)數(shù)據(jù)。圖4的GoSB的每個(gè)條目405 包括用于條目引用的索引值字段406、用于指示所述存儲(chǔ)操作的目標(biāo)地址 的地址值字段407、用于存儲(chǔ)與所述存儲(chǔ)操作相關(guān)聯(lián)的數(shù)據(jù)的數(shù)據(jù)值字段 408、用于計(jì)算還未變?yōu)榭杀蝗钟^測(cè)的存儲(chǔ)操作的數(shù)目的計(jì)數(shù)字段409， 以及用于指示相應(yīng)于可被全局觀測(cè)的存儲(chǔ)操作的數(shù)據(jù)是否可用、且是否被 存儲(chǔ)在GoSB的數(shù)據(jù)字段中的有效位字段410。
圖4還示出了未提交(non-committed)存儲(chǔ)隊(duì)列(NcSQ) 415。 NcSQ存儲(chǔ)相應(yīng)于己經(jīng)被存儲(chǔ)在線填充緩沖器(LFB) 420或第一級(jí)緩存 425中，但是還未變?yōu)榭杀蝗钟^測(cè)的存儲(chǔ)操作的數(shù)據(jù)和地址信息。在圖 4所示的實(shí)施例中，NcSQ是先進(jìn)先出(FIFO)隊(duì)列，其所具有的條目包 含用于存儲(chǔ)相應(yīng)于特定存儲(chǔ)操作的地址信息的地址字段416、用于存儲(chǔ) 相應(yīng)于所述存儲(chǔ)操作的數(shù)據(jù)的數(shù)據(jù)字段417,以及用于存儲(chǔ)用于引用 GoSB中的相應(yīng)條目的索引信息的GoSB索引字段418。
在圖4所示的實(shí)施例中，從存儲(chǔ)緩沖器430發(fā)射、傳輸或讀取存儲(chǔ)操 作，在NcSQ中存儲(chǔ)存儲(chǔ)操作，Ll緩存或LFB和相應(yīng)的條目在GoSB中被 分配。在存儲(chǔ)數(shù)據(jù)變?yōu)榭杀蝗钟^測(cè)后，所述數(shù)據(jù)從NcSQ被存儲(chǔ)到相應(yīng) 的GoSB條目中。
當(dāng)相應(yīng)于特定目標(biāo)地址的存儲(chǔ)數(shù)據(jù)被存儲(chǔ)在NcSQ中時(shí)，GoSB的相 應(yīng)計(jì)數(shù)字段被增加。當(dāng)存儲(chǔ)操作變?yōu)榭杀蝗钟^測(cè)時(shí)，相應(yīng)的存儲(chǔ)地址和 數(shù)據(jù)從NcSQ被刪除，而且GoSB中的相應(yīng)計(jì)數(shù)字段被減少。在GoSB計(jì)數(shù)字段到達(dá)0后，相應(yīng)的GoSB條目可以被釋放并被重新分配給新的存儲(chǔ) 操作。
在圖4所示的本發(fā)明的實(shí)施例中， 一個(gè)或更多例如微處理器的總線代 理可以對(duì)Ll緩存和LFB中的每一個(gè)實(shí)施監(jiān)聽(tīng)以獲得存儲(chǔ)數(shù)據(jù)。在Ll緩 存和LFB的每個(gè)條目中都有GoSB索引字段426和GoSB有效字段427。 GoSB索引字段向監(jiān)聽(tīng)代理表明GoSB中相應(yīng)存儲(chǔ)數(shù)據(jù)的位置。GoSB有效 字段表明相應(yīng)的GoSB索引是否有效，以及它是否還不可被全局觀測(cè)到。 GoSB還可以被總線代理實(shí)施監(jiān)聽(tīng)以獲得所述數(shù)據(jù)，并且提供數(shù)據(jù)以供監(jiān) 聽(tīng)代理使用，或指向供監(jiān)聽(tīng)代理使用的最有效數(shù)據(jù)。如果Ll緩存或LFB 和GoSB都包含被請(qǐng)求的數(shù)據(jù)，那么GoSB向發(fā)出請(qǐng)求的代理提供所述數(shù) 據(jù)。
在圖5所示的本發(fā)明的實(shí)施例中，GoSB索引和GoSB有效字段沒(méi)有 被存儲(chǔ)在Ll緩存和LFB條目中，相反地，GoSB索引501字段被存儲(chǔ)在 存儲(chǔ)緩沖器的條目中。在圖5所示的實(shí)施例中，只要存儲(chǔ)操作變?yōu)榉峭茰y(cè) 性的或"高級(jí)的"，GoSB條目就可以被分配給存儲(chǔ)操作，而無(wú)需等待直 到存儲(chǔ)操作從存儲(chǔ)緩沖器被讀取、傳輸或發(fā)射到LFB或Ll緩存。
可替換地，在相應(yīng)存儲(chǔ)緩沖器字段被訪問(wèn)時(shí)，通過(guò)使用邏輯來(lái)指向特 定的GoSB索引字段，GoSB索引字段501可以邏輯上與存儲(chǔ)緩沖器相關(guān) 聯(lián)，而物理上與所述存儲(chǔ)緩沖器并不位于同一結(jié)構(gòu)中。在上述任何一種情 況下，與存儲(chǔ)緩沖器的各條目相關(guān)聯(lián)的GoSB索引字段允許監(jiān)聽(tīng)代理及早 在GoSB中定位存儲(chǔ)數(shù)據(jù)，以使得只要數(shù)據(jù)在GoSB中變?yōu)榭杀蝗钟^ 測(cè)，監(jiān)聽(tīng)代理就可以獲取該數(shù)據(jù)。在圖5所示的實(shí)施例中，可以在相應(yīng)存 儲(chǔ)數(shù)據(jù)被存儲(chǔ)在存儲(chǔ)緩沖器之前發(fā)射專有讀取(RFO)操作。圖5所述的 實(shí)施例的其它方面與已經(jīng)參照?qǐng)D4所述的本發(fā)明的實(shí)施例討論過(guò)的那些方 面類似。
圖6的流程圖示出了與本發(fā)明的至少一個(gè)實(shí)施例相關(guān)聯(lián)的操作。參照 圖6，在操作601，從微處理器執(zhí)行邏輯發(fā)射第一存儲(chǔ)操作，并且相應(yīng)數(shù) 據(jù)被存儲(chǔ)在存儲(chǔ)緩沖器條目中。在操作602，在從存儲(chǔ)緩沖器發(fā)射第一存 儲(chǔ)操作之前或之后，分配GoSB條目并執(zhí)行RFO操作，以獲得對(duì)GoSB以及Ll緩存或LFB中的一條線的排他性所有權(quán)。然后，第一存儲(chǔ)操作數(shù)據(jù) 被存儲(chǔ)在NcSQ中以及LFB或Ll緩存條目中。在操作603，相應(yīng)的GoSB
計(jì)數(shù)器被增加。
在操作604發(fā)射第二存儲(chǔ)操作，并且在存儲(chǔ)緩沖器條目中存儲(chǔ)相應(yīng)數(shù) 據(jù)。在操作605，在從存儲(chǔ)緩沖器發(fā)射第二存儲(chǔ)操作之前或之后，分配 GoSB條目并執(zhí)行RFO操作，以獲得對(duì)GoSB以及Ll緩存或LFB中的一 條線的排他性所有權(quán)。然后，第二存儲(chǔ)操作被移動(dòng)到NcSQ中以及LFB或 Ll緩存條目中，并且在操作606，相應(yīng)的GoSB計(jì)數(shù)器被增加。
在本發(fā)明的至少一個(gè)實(shí)施例中，第一和第二存儲(chǔ)操作數(shù)據(jù)在同一時(shí)期 駐留在LFB和Ll緩存中。在操作607，如果在第一存儲(chǔ)操作的數(shù)據(jù)為可 被全局觀測(cè)前，相應(yīng)于第二存儲(chǔ)的RFO數(shù)據(jù)從Ll緩存或LFB返回，那么 第二存儲(chǔ)操作就會(huì)被并入Ll和/或LFB的合適條目中，而非GoSB的相應(yīng) 條目中。但是，在操作608，如果在第二存儲(chǔ)操作的RFO數(shù)據(jù)從Ll緩存 或LFB被返回之前，第一存儲(chǔ)操作的數(shù)據(jù)變?yōu)榭杀蝗钟^測(cè)，那么第二存 儲(chǔ)操作的數(shù)據(jù)就會(huì)被并入GoSB的合適條目。計(jì)數(shù)器被增加或減少，以表 明與在GoSB中分配的特定存儲(chǔ)操作相關(guān)聯(lián)的尚未變?yōu)榛蛞呀?jīng)變?yōu)榭杀蝗?局觀測(cè)的數(shù)據(jù)的數(shù)量。
可以用多種方式實(shí)現(xiàn)這里圖示的本發(fā)明的任何或全部實(shí)施例，包括而 不限于使用互補(bǔ)金屬氧化物半導(dǎo)體(CMOS)電路設(shè)備的邏輯(硬 件)；存儲(chǔ)在存儲(chǔ)介質(zhì)中的指令(軟件)，當(dāng)其被例如微處理器的機(jī)器執(zhí) 行時(shí)，使得該微處理器執(zhí)行此處所描述的操作；或者是硬件和軟件的組 合。這里引用的"微處理器"或"處理器"是指任何這樣的機(jī)器或設(shè)備 (包括CMOS設(shè)備)，其在接收到一個(gè)或更多輸入信號(hào)或指令時(shí)能夠執(zhí)行 操作。
雖然本發(fā)明是結(jié)合圖示的實(shí)施例進(jìn)行描述的，但是，本描述不應(yīng)當(dāng)被 解釋為限制性的。對(duì)于本發(fā)明所屬領(lǐng)域的技術(shù)人員來(lái)說(shuō)顯而易見(jiàn)的對(duì)圖示 實(shí)施例以及其它實(shí)施例的各種修改被視為落在本發(fā)明的精神和范圍中。
權(quán)利要求
1.一種具有強(qiáng)有序指令體系結(jié)構(gòu)的處理器，包括存儲(chǔ)緩沖器，不論先于第二數(shù)據(jù)值從所述存儲(chǔ)緩沖器中被讀取的第一數(shù)據(jù)值是否已經(jīng)變?yōu)榭杀蝗钟^測(cè)，所述第二數(shù)據(jù)值都從所述存儲(chǔ)緩沖器中被讀取并被存儲(chǔ)到緩存中；以及全局觀測(cè)存儲(chǔ)緩沖器，用于當(dāng)所述第一和第二數(shù)據(jù)值變?yōu)榭杀蝗钟^測(cè)之后，僅存儲(chǔ)所述第一和第二數(shù)據(jù)值，其中所述全局觀測(cè)存儲(chǔ)緩沖器包括對(duì)應(yīng)于每個(gè)將要被存儲(chǔ)在所述全局觀測(cè)存儲(chǔ)緩沖器中的數(shù)據(jù)值的索引字段。
2. 如權(quán)利要求1所述的處理器，其中所述緩存包括第一級(jí)緩存和線填 充緩沖器之一，其中所述線填充緩沖器用于存儲(chǔ)將要被寫入第一級(jí)緩存的 數(shù)據(jù)。
3. 如權(quán)利要求2所述的處理器，其中所述第一級(jí)緩存和線填充緩沖 器中的之一或二者通過(guò)點(diǎn)到點(diǎn)總線被耦合到第一總線代理，其中所述第一 總線代理用于在所述第一總線代理能夠在所述第一級(jí)緩存或線填充緩沖器 中檢測(cè)到所述第一和第二數(shù)據(jù)值中的之一或二者之前，檢測(cè)所述第一和第 二數(shù)據(jù)值中的之一或二者。
4. 一種用在具有強(qiáng)有序指令體系結(jié)構(gòu)的處理器中的裝置，包括 分配邏輯，用于分配全局觀測(cè)存儲(chǔ)緩沖器中的條目，以在可被全局觀測(cè)的數(shù)據(jù)對(duì)應(yīng)的存儲(chǔ)操作變?yōu)榉峭茰y(cè)性的之后，可被全局觀測(cè)的數(shù)據(jù)從存 儲(chǔ)緩沖器被讀取之前，存儲(chǔ)可被全局觀測(cè)的數(shù)據(jù)；耦合到所述全局觀測(cè)存儲(chǔ)緩沖器的緩存，用于在可被全局觀測(cè)的數(shù)據(jù) 變?yōu)榭杀蝗钟^測(cè)前存儲(chǔ)所述數(shù)據(jù)；和專有讀取邏輯，用于在可被全局觀測(cè)的數(shù)據(jù)被存儲(chǔ)在所述緩存中之前 獲得對(duì)所述緩存中的一條高速緩存線的排他性所有權(quán)。
5. 如權(quán)利要求4所述的裝置，其中所述緩存包括第一級(jí)緩存和線填充 緩沖器之一，其中所述線填充緩沖器用于存儲(chǔ)將要被寫入第一級(jí)緩存的數(shù) 據(jù)。
6. 如權(quán)利要求5所述的裝置，其中所述第一級(jí)緩存和線填充緩沖器 中的之一或二者通過(guò)點(diǎn)到點(diǎn)總線被耦合到第一總線代理，其中所述第一總 線代理用于在所述第一總線代理能夠在所述第一級(jí)緩存或線填充緩沖器中 檢測(cè)到所述第一和第二數(shù)據(jù)值中的之一或二者之前，檢測(cè)所述第一和第二 數(shù)據(jù)值中的之一或二者。
7. —種用于發(fā)射指令的方法，所述指令用于執(zhí)行強(qiáng)有序存儲(chǔ)器操作，該方法包括發(fā)射用于執(zhí)行第一存儲(chǔ)操作的指令；在存儲(chǔ)緩沖器中存儲(chǔ)與所述第一存儲(chǔ)操作相關(guān)聯(lián)的第一數(shù)據(jù)； 發(fā)射用于執(zhí)行第二存儲(chǔ)操作的指令；在所述存儲(chǔ)緩沖器中存儲(chǔ)與所述第二存儲(chǔ)操作相關(guān)聯(lián)的第二數(shù)據(jù)； 在存儲(chǔ)單元中存儲(chǔ)所述第一數(shù)據(jù)；以及在所述第一數(shù)據(jù)被存儲(chǔ)在所述存儲(chǔ)單元中且不可被全局觀測(cè)的期間， 在所述存儲(chǔ)單元中存儲(chǔ)所述第二數(shù)據(jù)。
8. 如權(quán)利要求7所述的方法，其中所述存儲(chǔ)單元包括第一級(jí)緩存和線 填充緩沖器之一。
9. 如權(quán)利要求8所述的方法，其中所述第一級(jí)緩存和線填充緩沖器 中的之一或二者通過(guò)點(diǎn)到點(diǎn)總線被耦合到第一總線代理，其中所述第一總 線代理用于在所述第一總線代理能夠在所述第一級(jí)緩存或線填充緩沖器中 檢測(cè)到所述第一和第二數(shù)據(jù)中的之一或二者之前，檢測(cè)所述第一和第二數(shù) 據(jù)中的之一或二者。
全文摘要
本發(fā)明公開(kāi)了一種存儲(chǔ)操作的體系結(jié)構(gòu)，其改善了存儲(chǔ)操作延遲，并提高了專有讀取(RFO)的吞吐率。本發(fā)明的實(shí)施例涉及通過(guò)實(shí)現(xiàn)RFO操作的亂序發(fā)射和更有效地使用存儲(chǔ)緩沖器延遲周期來(lái)改善微處理器的存儲(chǔ)性能的方法和裝置。
文檔編號(hào)G06F12/00GK101539889SQ200910126210
公開(kāi)日2009年9月23日 申請(qǐng)日期2005年1月28日 優(yōu)先權(quán)日2004年3月30日
發(fā)明者玲 岑, 弗拉基米爾·彭特科維克西, 戴維·趙, 維韋克·加爾格, 迪普·布什 申請(qǐng)人:英特爾公司