專利名稱：雙極型集成電路設(shè)計(jì)的有效驗(yàn)證和電網(wǎng)絡(luò)一致性比較方法
技術(shù)領(lǐng)域：
本發(fā)明涉及集成電路設(shè)計(jì)方法，尤其是指雙極型集成電路設(shè)計(jì)中的一種定名為“比較驗(yàn)證方法”的有效驗(yàn)證技術(shù)被實(shí)現(xiàn)，以及雙極型集成電路的電網(wǎng)絡(luò)一致性比較方法被實(shí)現(xiàn)的一種雙極型集成電路設(shè)計(jì)的有效驗(yàn)證和電網(wǎng)絡(luò)一致性比較方法。
(2)背景技術(shù)集成電路的發(fā)展，一方面沿著深亞微米和超深亞微米方向前進(jìn)，另一方面又沿著數(shù)模混合信號的方向前進(jìn)。在此情況下，雙極型集成電路受到更大的關(guān)注。在雙極型集成電路的設(shè)計(jì)中，驗(yàn)證技術(shù)和方法顯得越來越重要。這是因?yàn)轵?yàn)證環(huán)節(jié)是促使設(shè)計(jì)成功的重要保證，雙極型集成電路的工藝要比MOS集成電路復(fù)雜得多，而構(gòu)成雙極型集成電路的基本元件的種類也較之MOS集成電路繁多，設(shè)計(jì)中的差錯(cuò)更容易出現(xiàn)，避免設(shè)計(jì)差錯(cuò)發(fā)生的主要方法是采取嚴(yán)格的驗(yàn)證手段。因此，設(shè)計(jì)過程中的驗(yàn)證問題，對于雙極型集成電路而言，較之MOS集成電路更為重要。
一般認(rèn)為，一個(gè)完整的集成電路CAD系統(tǒng)必須包括一個(gè)功能齊全的驗(yàn)證系統(tǒng)，以確保集成電路的設(shè)計(jì)在制版和流片以前獲得可靠的版圖數(shù)據(jù)，這些數(shù)據(jù)是經(jīng)過確切檢驗(yàn)的，其電性能是完全正確的。所謂功能齊全的驗(yàn)證系統(tǒng)，應(yīng)當(dāng)包括幾何設(shè)計(jì)規(guī)則檢查，電路提取，邏輯提取和功能塊提取。同時(shí)，對于提取出來的電路，需作電路模擬；對于提取出來的邏輯，需作邏輯模擬。我們這里所說的驗(yàn)證，實(shí)際上是指識別、檢查、校核等內(nèi)容。
電網(wǎng)絡(luò)一致性比較是根據(jù)版圖/電路提取的結(jié)果，將被提取的電路與原設(shè)計(jì)的電路進(jìn)行一致性比較的過程，以檢驗(yàn)所設(shè)計(jì)的電路在參數(shù)、拓?fù)浣Y(jié)構(gòu)和互連等方面是否與原設(shè)計(jì)電路保持一致，顯然，這一條是保證設(shè)計(jì)正確性的前提。業(yè)界認(rèn)為雙極型集成電路設(shè)計(jì)中的電網(wǎng)絡(luò)一致性比較，其實(shí)施要比MOS集成電路的電網(wǎng)絡(luò)一致性困難得多。
本發(fā)明只涉及雙極型集成電路的驗(yàn)證問題。一種有效的驗(yàn)證方法，我們稱之為“比較驗(yàn)證方法”在本發(fā)明中得到實(shí)現(xiàn)。這種比較驗(yàn)證方法特別適用于雙極型集成電路。
這類現(xiàn)有技術(shù)的相關(guān)專利有(1)美國德克薩斯儀器公司(美國德克薩期州)的專利超大規(guī)模集成電路靜態(tài)隨機(jī)存儲器(中國專利公開號1043587，申請?zhí)?9103683.0)；(2)日本松下電子工業(yè)株式分社(日本大阪)的專利半導(dǎo)體集成電路布圖設(shè)計(jì)方法(中國專利公開號1102508，申請?zhí)?4106710.6)。
以上現(xiàn)有技術(shù)僅涉及MOS集成電路的有關(guān)驗(yàn)證技術(shù)及其圖形處理等問題，未涉及到與雙極型集成電路設(shè)計(jì)中有關(guān)驗(yàn)證問題和雙極型集成電路設(shè)計(jì)中的電網(wǎng)絡(luò)一致性比較等問題。
鑒于以上情況，在本申請人取得目前比較驗(yàn)證方法的成果之前，本申請人曾提出了一種稱為初放的驗(yàn)證方法，如圖1所示，圖1為初放的驗(yàn)證方法框圖，包括(1)圖形編輯，對所要驗(yàn)證的原始版圖數(shù)據(jù)進(jìn)行必要的處理；(2)版圖數(shù)據(jù)，在上述圖形編輯的基礎(chǔ)上形成規(guī)范化的版圖數(shù)據(jù)；(3)設(shè)計(jì)規(guī)則檢查，根據(jù)上述版圖數(shù)據(jù)進(jìn)行版圖的幾何設(shè)計(jì)規(guī)則檢查，實(shí)際上是進(jìn)行版圖級的驗(yàn)證；(4)電路提取，對版圖/電路的提取，即，從上述版圖數(shù)據(jù)中提取電路網(wǎng)表；(5)電路模擬，對版圖/電路的提取所得的電路，從電路級別進(jìn)行分析和功能校核，這是進(jìn)行電路級的驗(yàn)證；(6)邏輯提取，是對電路/邏輯提取，即，從上述電路網(wǎng)表中提取邏輯圖；(7)邏輯模擬，對電路/邏輯提取所得的邏輯圖，從邏輯級別進(jìn)行分析和功能校核，這是進(jìn)行邏輯級的驗(yàn)證。
上述集成電路驗(yàn)證環(huán)節(jié)是對被驗(yàn)證的對象直接進(jìn)行單方面的驗(yàn)證，這些對象是經(jīng)過處理的版圖數(shù)據(jù)、被提取所得的電路圖和被提取所得的邏輯圖三個(gè)級別的信息。如果在獲取上述三個(gè)級別信息的過程中出現(xiàn)偏差或錯(cuò)誤，則就會影響驗(yàn)證的正確性。在實(shí)際工作中，如果集成電路的規(guī)模較小，上述偏差或錯(cuò)誤未必出現(xiàn)，但在當(dāng)前超大規(guī)模集成電路階段，由于規(guī)模大，數(shù)據(jù)多，此類偏差在所難免。
(3)發(fā)明內(nèi)容鑒于以上情況，本發(fā)明的目的是在本申請人的初放的驗(yàn)證方法的基礎(chǔ)上提出了一種雙極型集成電路設(shè)計(jì)的有效驗(yàn)證和電網(wǎng)絡(luò)一致性比較方法。本發(fā)明的比較驗(yàn)證方法是把驗(yàn)證對象與原設(shè)計(jì)對象在每一環(huán)節(jié)進(jìn)行比較，就是，把被提取所得電路圖、邏輯圖與原設(shè)計(jì)的電路圖、邏輯圖，進(jìn)行一一對應(yīng)的比較，在比較無誤的基礎(chǔ)上，進(jìn)行每一環(huán)節(jié)的驗(yàn)證，這樣，就能得到精確的、有效的驗(yàn)證。
本發(fā)明的目的是這樣實(shí)現(xiàn)的一種雙極型集成電路設(shè)計(jì)的有效驗(yàn)證和電網(wǎng)絡(luò)一致性比較方法，其包括雙極型集成電路設(shè)計(jì)的有效驗(yàn)證的方法以及在有效驗(yàn)證中的提取所得的電路與原設(shè)計(jì)的電路進(jìn)行電網(wǎng)絡(luò)一致性比較的方法；(一)所述的雙極型集成電路的比較驗(yàn)證方法包括S1步驟被設(shè)計(jì)的雙極型集成電路的功能描述，這是雙極型集成電路設(shè)計(jì)的出發(fā)點(diǎn)，是芯片的功能描述，以此作為設(shè)計(jì)的依據(jù)，其功能描述來自用戶的要求；S2步驟被設(shè)計(jì)的雙極型集成電路的系統(tǒng)設(shè)計(jì)，把功能描述構(gòu)建為一個(gè)系統(tǒng)，由這個(gè)系統(tǒng)來完成芯片的功能要求；S3步驟被設(shè)計(jì)的雙極型集成電路的邏輯設(shè)計(jì)，這是集成電路進(jìn)入實(shí)質(zhì)性設(shè)計(jì)的第一步，在這一設(shè)計(jì)階段，用戶對芯片的功能要求必須通過邏輯運(yùn)作來實(shí)現(xiàn)。邏輯設(shè)計(jì)又稱邏輯綜合；S4步驟被設(shè)計(jì)的雙極型集成電路的邏輯模擬，邏輯模擬是對上述設(shè)計(jì)階段完成的邏輯網(wǎng)絡(luò)進(jìn)行邏輯分析和邏輯功能的校核，以確認(rèn)邏輯設(shè)計(jì)的正確性；S5步驟被設(shè)計(jì)的雙極型集成電路的電路設(shè)計(jì)，電路設(shè)計(jì)是從邏輯設(shè)計(jì)至版圖設(shè)計(jì)的中間環(huán)節(jié)，其目的是確定電路元件及其互連關(guān)系，電路設(shè)計(jì)又稱電路綜合，當(dāng)描述多個(gè)電路時(shí)，電路就泛稱電網(wǎng)絡(luò)；S6步驟被設(shè)計(jì)的雙極型集成電路的電路模擬，電路模擬是對上述設(shè)計(jì)的電網(wǎng)絡(luò)進(jìn)行電路分析和電路功能的校核，以確認(rèn)電路設(shè)計(jì)的正確性；S7步驟被設(shè)計(jì)的雙極型集成電路的版圖設(shè)計(jì)，版圖設(shè)計(jì)是集成電路設(shè)計(jì)中的最后環(huán)節(jié)，至關(guān)重要，邏輯設(shè)計(jì)、電路設(shè)計(jì)和版圖設(shè)計(jì)是整個(gè)芯片設(shè)計(jì)中的三個(gè)重要環(huán)節(jié)；S8步驟被設(shè)計(jì)的雙極型集成電路的版圖數(shù)據(jù)，版圖數(shù)據(jù)是把上述版圖設(shè)計(jì)的結(jié)果編輯成規(guī)則化的數(shù)據(jù)格式，從版圖數(shù)據(jù)出發(fā)，就進(jìn)入本發(fā)明的“比較驗(yàn)證法”的階段；(以下S9步驟開始，從設(shè)計(jì)轉(zhuǎn)入驗(yàn)證)S9步驟被驗(yàn)證的雙極型集成電路的設(shè)計(jì)規(guī)則檢查，設(shè)計(jì)規(guī)則檢查，這是對版圖設(shè)計(jì)的結(jié)果進(jìn)行有效驗(yàn)證的首要步驟；S10步驟被驗(yàn)證的雙極型集成電路的電路提取，電路提取又稱版圖/電路提取，希望提取所得的電路與原設(shè)計(jì)的電路具有一致性，為此，要對S10步驟和S5步驟進(jìn)行電網(wǎng)絡(luò)一致性比較；S11步驟被驗(yàn)證的雙極型集成電路的電路模擬，這里的電路模擬是對版圖/電路提取所得的電路進(jìn)行電路級的模擬，屬驗(yàn)證范疇，接著，要對S11步驟和S6步驟進(jìn)行電路特性比較，這是本發(fā)明比較驗(yàn)證方法的特點(diǎn)；S12步驟被驗(yàn)證的雙極型集成電路的邏輯提取，邏輯提取又稱電路/邏輯提取，希望提取所得的邏輯網(wǎng)絡(luò)，即，邏輯級電路與原邏輯設(shè)計(jì)中所得的邏輯網(wǎng)絡(luò)具有一致性，為此，要對S12步驟和S3步驟進(jìn)行邏輯網(wǎng)絡(luò)一致性比較；S13步驟被驗(yàn)證的雙極型集成電路的邏輯模擬，這里的邏輯模擬是對電路/邏輯提取所得的邏輯網(wǎng)絡(luò)進(jìn)行邏輯級的模擬，屬驗(yàn)證范疇，接著，要對S13步驟和S4步驟進(jìn)行邏輯特性比較，這是本發(fā)明比較驗(yàn)證方法的特點(diǎn)；S14步驟被驗(yàn)證的雙極型集成電路的功能塊提取，功能塊提取是在邏輯提取基礎(chǔ)上更高層次的邏輯功能塊提取；S15步驟對版圖數(shù)據(jù)進(jìn)行處理的圖形編輯。
(二)所述的電網(wǎng)絡(luò)一致性比較的方法包括V1步驟被提取的電路與原設(shè)計(jì)標(biāo)準(zhǔn)電路的網(wǎng)表信息輸入，這是進(jìn)行電網(wǎng)絡(luò)一致性比較的首要步驟，是把上述雙極型集成電路的比較驗(yàn)證方法中的版圖/電路圖提取中被提取出來的電路圖與原設(shè)計(jì)電路的網(wǎng)表信息輸入本系統(tǒng)，這些信息是本發(fā)明全部工作流程的基礎(chǔ)；V2步驟待比較關(guān)聯(lián)矩陣與原標(biāo)準(zhǔn)關(guān)聯(lián)矩陣之形成，根據(jù)網(wǎng)表信息，分別形成兩個(gè)多元圖及其關(guān)聯(lián)矩陣，這就是被提取出來的電路的多元圖及其關(guān)聯(lián)矩陣與原設(shè)計(jì)的標(biāo)準(zhǔn)電路的多元圖及其關(guān)聯(lián)矩陣，稱前者為待比較關(guān)聯(lián)矩陣，后者為標(biāo)準(zhǔn)關(guān)聯(lián)矩陣；
V3步驟對兩個(gè)關(guān)聯(lián)矩陣實(shí)施行排序和劃分，對上述兩個(gè)關(guān)聯(lián)矩陣實(shí)施排序和劃分是考察其能否朝著一致性方向發(fā)展；V4步驟比較上述兩個(gè)關(guān)聯(lián)矩陣是否具有一致性，如果不具有一致性，則打印出錯(cuò)信息，如果具有一致性，則至下一V5步驟；V5步驟再對兩個(gè)關(guān)聯(lián)矩陣實(shí)施行、列交換，對上述兩個(gè)關(guān)聯(lián)矩陣實(shí)施行、支列交換，考察其是否一致；V6步驟比較上述兩個(gè)關(guān)聯(lián)矩陣是否一致，如果不一致，則打印出錯(cuò)信息，如果一致，則完成了電網(wǎng)絡(luò)一致性比較；V7步驟比較結(jié)果已達(dá)到一致，確認(rèn)電網(wǎng)絡(luò)一致性；V8步驟在上述兩個(gè)關(guān)聯(lián)矩陣不一致情況下，即，在電網(wǎng)絡(luò)比較不一致情況下，打印出錯(cuò)信息。
本發(fā)明的效果1)嚴(yán)密性本發(fā)明的電網(wǎng)絡(luò)一致性比較是建立在嚴(yán)格的拓?fù)浠A(chǔ)上，發(fā)明人應(yīng)用了圖論中多元圖的理論，創(chuàng)造性地構(gòu)思了多元圖的節(jié)點(diǎn)和網(wǎng)兩個(gè)同構(gòu)圖的元素，在算法實(shí)施過程中，又創(chuàng)造性地提出了多元圖中各元件的賦權(quán)方法，使被驗(yàn)證電路與原設(shè)計(jì)電路的同構(gòu)比較成為完全可能；(2)通用性本發(fā)明的電網(wǎng)絡(luò)一致性比較，由于建立在嚴(yán)密的理論基礎(chǔ)上，它適用于各種類型的集成電路，上述嚴(yán)密的理論基礎(chǔ)，涵蓋了所有的雙極型集成電路和多種類型的MOS集成電路，包括NMOS、PMOS和CMOS工藝的集成電路，因?yàn)閺脑瓌t上說，雙極型集成電路較之MOS集成電路為復(fù)雜。多元圖和拓?fù)渫瑯?gòu)方法既適用于雙極型集成電路，又適用于MOS集成電路。
為進(jìn)一步說明本發(fā)明的上述目的、結(jié)構(gòu)特點(diǎn)和效果，以下將結(jié)合附圖對本發(fā)明進(jìn)行詳細(xì)的描述。
(4)


圖1為現(xiàn)有技術(shù)的初放的驗(yàn)證方法框圖；圖2為本發(fā)明的雙極型集成電路的比較驗(yàn)證方法總框圖；圖3為一個(gè)多元圖的實(shí)施例；圖4為圖3中多元圖的關(guān)聯(lián)矩陣。
(5)具體實(shí)施方式
本發(fā)明的技術(shù)內(nèi)容有兩個(gè)組成部分第一部分是雙極型集成電路設(shè)計(jì)中的有效驗(yàn)證方法；第二部分是雙極型集成電路設(shè)計(jì)中的電網(wǎng)絡(luò)一致性比較方法。
第一部分中雙極型集成電路設(shè)計(jì)中的有效驗(yàn)證方法是對集成電路驗(yàn)證方法的總體步驟，這是在上述現(xiàn)有技術(shù)的“初放的驗(yàn)證方法”基礎(chǔ)上提出的“比較的驗(yàn)證方法”的步驟。第二部分中雙極型集成電路設(shè)計(jì)中的電網(wǎng)絡(luò)一致性比較方法是針對第一部分中的電路級驗(yàn)證環(huán)節(jié)的驗(yàn)證步驟，由于電路級驗(yàn)證是整個(gè)驗(yàn)證步驟中的中間環(huán)節(jié)，起承上啟下的作用，保證這一環(huán)節(jié)的精確性乃是完善整個(gè)驗(yàn)證技術(shù)的關(guān)鍵所在。
下面根據(jù)附圖詳述上述兩部分的內(nèi)容。
第一部分雙極型集成電路設(shè)計(jì)中的有效驗(yàn)證方法。
本部分的技術(shù)可以制作成一個(gè)大型儀器，稱為雙極型集成電路比較驗(yàn)證器。
所謂比較驗(yàn)證，就是用比較的方法來實(shí)現(xiàn)有效的驗(yàn)證，其總框圖如圖2所示。
圖2為本發(fā)明雙極型集成電路的比較驗(yàn)證方法總框圖雙極型集成電路的比較驗(yàn)證方法包括S1步驟被設(shè)計(jì)的雙極型集成電路的功能描述，這是雙極型集成電路設(shè)計(jì)的出發(fā)點(diǎn)，是芯片的功能描述，以此作為設(shè)計(jì)的依據(jù)，其功能描述來自用戶的要求；S2步驟被設(shè)計(jì)的雙極型集成電路的系統(tǒng)設(shè)計(jì)，把功能描述構(gòu)建為一個(gè)系統(tǒng)，由這個(gè)系統(tǒng)來完成芯片的功能要求；S3步驟被設(shè)計(jì)的雙極型集成電路的邏輯設(shè)計(jì)，這是集成電路進(jìn)入實(shí)質(zhì)性設(shè)計(jì)的第一步，在這一設(shè)計(jì)階段，用戶對芯片的功能要求必須通過邏輯運(yùn)作來實(shí)現(xiàn)。邏輯設(shè)計(jì)又稱邏輯綜合；S4步驟被設(shè)計(jì)的雙極型集成電路的邏輯模擬，邏輯模擬是對上述設(shè)計(jì)階段完成的邏輯網(wǎng)絡(luò)進(jìn)行邏輯分析和邏輯功能的校核，以確認(rèn)邏輯設(shè)計(jì)的正確性；S5步驟被設(shè)計(jì)的雙極型集成電路的電路設(shè)計(jì)，電路設(shè)計(jì)是從邏輯設(shè)計(jì)至版圖設(shè)計(jì)的中間環(huán)節(jié)，其目的是確定電路元件及其互連關(guān)系，電路設(shè)計(jì)又稱電路綜合，當(dāng)描述多個(gè)電路時(shí)，電路就泛稱電網(wǎng)絡(luò)；S6步驟被設(shè)計(jì)的雙極型集成電路的電路模擬，電路模擬是對上述設(shè)計(jì)的電網(wǎng)絡(luò)進(jìn)行電路分析和電路功能的校核，以確認(rèn)電路設(shè)計(jì)的正確性；S7步驟被設(shè)計(jì)的雙極型集成電路的版圖設(shè)計(jì)，版圖設(shè)計(jì)是集成電路設(shè)計(jì)中的最后環(huán)節(jié)，至關(guān)重要，邏輯設(shè)計(jì)、電路設(shè)計(jì)和版圖設(shè)計(jì)是整個(gè)芯片設(shè)計(jì)中的三個(gè)重要環(huán)節(jié)；S8步驟被設(shè)計(jì)的雙極型集成電路的版圖數(shù)據(jù)，版圖數(shù)據(jù)是把上述版圖設(shè)計(jì)的結(jié)果編輯成規(guī)則化的數(shù)據(jù)格式，從版圖數(shù)據(jù)出發(fā)，就進(jìn)入本發(fā)明的“比較驗(yàn)證法”的階段；(以下S9步驟開始，從設(shè)計(jì)轉(zhuǎn)入驗(yàn)證)S9步驟被驗(yàn)證的雙極型集成電路的設(shè)計(jì)規(guī)則檢查，設(shè)計(jì)規(guī)則檢查，這是對版圖設(shè)計(jì)的結(jié)果進(jìn)行有效驗(yàn)證的首要步驟；S10步驟被驗(yàn)證的雙極型集成電路的電路提取，電路提取又稱版圖/電路提取，希望提取所得的電路與原設(shè)計(jì)的電路具有一致性，為此，要對S10步驟和S5步驟進(jìn)行電網(wǎng)絡(luò)一致性比較；S11步驟被驗(yàn)證的雙極型集成電路的電路模擬，這里的電路模擬是對版圖/電路提取所得的電路進(jìn)行電路級的模擬，屬驗(yàn)證范疇，接著，要對S11步驟和S6步驟進(jìn)行電路特性比較，這是本發(fā)明比較驗(yàn)證方法的特點(diǎn)；S12步驟被驗(yàn)證的雙極型集成電路的邏輯提取，邏輯提取又稱電路/邏輯提取，希望提取所得的邏輯網(wǎng)絡(luò)，即，邏輯級電路與原邏輯設(shè)計(jì)中所得的邏輯網(wǎng)絡(luò)具有一致性，為此，要對S12步驟和S3步驟進(jìn)行邏輯網(wǎng)絡(luò)一致性比較；S13步驟被驗(yàn)證的雙極型集成電路的邏輯模擬，這里的邏輯模擬是對電路/邏輯提取所得的邏輯網(wǎng)絡(luò)進(jìn)行邏輯級的模擬，屬驗(yàn)證范疇，接著，要對S13步驟和S4步驟進(jìn)行邏輯特性比較，這是本發(fā)明比較驗(yàn)證方法的特點(diǎn)；S14步驟被驗(yàn)證的雙極型集成電路的功能塊提取，功能塊提取是在邏輯提取基礎(chǔ)上更高層次的邏輯功能塊提?。籗15步驟對版圖數(shù)據(jù)進(jìn)行處理的圖形編輯。
上述“比較驗(yàn)證方法”的主要特點(diǎn)(1)可靠性本發(fā)明的比較驗(yàn)證方法是把設(shè)計(jì)過程中的邏輯環(huán)節(jié)結(jié)果與驗(yàn)證過程中的邏輯環(huán)節(jié)進(jìn)行對等比較，這種比較是對等的，均衡的，切實(shí)的，因而是可靠的，同樣，把設(shè)計(jì)過程中的電路環(huán)節(jié)結(jié)果與驗(yàn)證過程中的電路環(huán)節(jié)進(jìn)行對等比較，這種比較也是對等的，均衡的，切實(shí)的，因而也是可靠的。
(2)合理性和嚴(yán)密性本發(fā)明的比較驗(yàn)證方法把設(shè)計(jì)過程中的三個(gè)層次(版圖級、電路級、邏輯級)與驗(yàn)證過程中的三個(gè)層次(版圖級、電路級、邏輯級)逐一進(jìn)行比較。凡是獲得三個(gè)層次的比較一致性，就能確認(rèn)全局的一致性，這就保證了本驗(yàn)證方法的合理性。同時(shí)，只要有一個(gè)層次不能做到比較的一致性，就可以否決設(shè)計(jì)的正確性，這充分顯示了本發(fā)明的嚴(yán)密性。
第二部分雙極型集成電路設(shè)計(jì)中的電網(wǎng)絡(luò)一致性比較方法雙極型集成電路識別與驗(yàn)證的最終目的是確定被設(shè)計(jì)版圖的電性能是否已達(dá)到原先用戶給出的設(shè)計(jì)要求。從版圖中提取出來的電原理圖，只有經(jīng)過進(jìn)一步的檢驗(yàn)和校核，才能確定它的正確與否。在電路級范圍內(nèi)，這種進(jìn)一步的檢驗(yàn)和校核，包括電網(wǎng)絡(luò)一致性的驗(yàn)證與比較。本發(fā)明提出了一種如何對雙極型集成電路的電網(wǎng)絡(luò)一致性進(jìn)行直接比較的方法。
通過版圖提取得到的電路，它與原電路的一致性比較在算法上可以歸結(jié)到圖論中圖的同構(gòu)性判別算法。在理論上，圖的同構(gòu)性判別算法是NP問題，很難實(shí)現(xiàn)。但在實(shí)際工作中本發(fā)明應(yīng)用圖論中的多元圖理論并結(jié)合雙極型集成電路中電原理圖的特點(diǎn)，使被提取電路與原電路圖一致性判別得以實(shí)現(xiàn)。
一個(gè)m×n的矩陣M，如果與一個(gè)多元圖G有一一對應(yīng)的關(guān)系，其元素mij滿足 則稱M為該多元圖G的關(guān)聯(lián)矩陣，該關(guān)聯(lián)矩陣是本申請人首創(chuàng)性地用來作為雙極型集成電路的電網(wǎng)絡(luò)一致性比較的數(shù)學(xué)工具，矩陣的每一行表示一個(gè)網(wǎng)，每一列表示一個(gè)結(jié)點(diǎn)。
圖3給出了一個(gè)多元圖的實(shí)施例，圖4為該多元圖的關(guān)聯(lián)矩陣。
如果兩個(gè)多元圖G＝(A，R)與G′＝(A′，R′)之間存在著一一對應(yīng)的映射α，β，且滿足α(A)＝A′，β(R)＝R′，則G和G′互為同構(gòu)圖。
如果兩個(gè)多元圖G和G′的關(guān)聯(lián)矩陣M與M′，經(jīng)過有限次的行與列的交換后，能滿足M＝M′，則G和G′互為同構(gòu)圖。
上述多元圖和同構(gòu)圖是本申請人首創(chuàng)性地用來作為雙極型集成電路的電網(wǎng)絡(luò)一致性比較的數(shù)學(xué)工具。
電路圖，或者說是電網(wǎng)絡(luò)圖，若能抽象成為多元圖的形式，就能借助于關(guān)聯(lián)矩陣來判別兩個(gè)電路圖是否同構(gòu)，若兩個(gè)β電網(wǎng)絡(luò)圖是同構(gòu)的，則兩個(gè)電網(wǎng)絡(luò)就具有相同的拓?fù)浣Y(jié)構(gòu)。這樣一來，電網(wǎng)絡(luò)的一致性判別問題就可以轉(zhuǎn)化為它們相應(yīng)的多元圖的同構(gòu)性判別問題。
參見圖5，圖5為本發(fā)明提出的電網(wǎng)絡(luò)一致性比較的框圖。
電網(wǎng)絡(luò)一致性比較的方法包括V1步驟被提取的電路與原設(shè)計(jì)標(biāo)準(zhǔn)電路的網(wǎng)表信息輸入，這是進(jìn)行電網(wǎng)絡(luò)一致性比較的首要步驟，是把上述雙極型集成電路的比較驗(yàn)證方法中的版圖/電路圖提取中被提取出來的電路圖與原設(shè)計(jì)電路的網(wǎng)表信息輸入本系統(tǒng)，這些信息是本發(fā)明全部工作流程的基礎(chǔ)；V2步驟待比較關(guān)聯(lián)矩陣與原標(biāo)準(zhǔn)關(guān)聯(lián)矩陣之形成，根據(jù)網(wǎng)表信息，分別形成兩個(gè)多元圖及其關(guān)聯(lián)矩陣，這就是被提取出來的電路的多元圖及其關(guān)聯(lián)矩陣與原設(shè)計(jì)的標(biāo)準(zhǔn)電路的多元圖及其關(guān)聯(lián)矩陣，稱前者為待比較關(guān)聯(lián)矩陣，后者為標(biāo)準(zhǔn)關(guān)聯(lián)矩陣；V3步驟對兩個(gè)關(guān)聯(lián)矩陣實(shí)施行排序和劃分，對上述兩個(gè)關(guān)聯(lián)矩陣實(shí)施排序和劃分是考察其能否朝著一致性方向發(fā)展；V4步驟比較上述兩個(gè)關(guān)聯(lián)矩陣是否具有一致性，如果不具有一致性，則打印出錯(cuò)信息，如果具有一致性，則至下一V5步驟；V5步驟再對兩個(gè)關(guān)聯(lián)矩陣實(shí)施行、列交換，對上述兩個(gè)關(guān)聯(lián)矩陣實(shí)施行、支列交換，考察其是否一致；V6步驟比較上述兩個(gè)關(guān)聯(lián)矩陣是否一致，如果不一致，則打印出錯(cuò)信息，如果一致，則完成了電網(wǎng)絡(luò)一致性比較；V7步驟比較結(jié)果已達(dá)到一致，確認(rèn)電網(wǎng)絡(luò)一致性；V8步驟在上述兩個(gè)關(guān)聯(lián)矩陣不一致情況下，即，在電網(wǎng)絡(luò)比較不一致情況下，打印出錯(cuò)信息。
本技術(shù)領(lǐng)域中的普通技術(shù)人員應(yīng)當(dāng)認(rèn)識到，以上的實(shí)施例僅是用來說明本發(fā)明，而并非用作為對本發(fā)明的限定，只要在本發(fā)明的實(shí)質(zhì)精神范圍內(nèi)，對以上所述實(shí)施例的變化、變型都將落在本發(fā)明權(quán)利要求書的范圍內(nèi)。
權(quán)利要求
1.一種雙極型集成電路設(shè)計(jì)的有效驗(yàn)證和電網(wǎng)絡(luò)一致性比較方法，其特征包括雙極型集成電路設(shè)計(jì)的有效驗(yàn)證的方法以及在有效驗(yàn)證中的提取所得的電路與原設(shè)計(jì)的電路進(jìn)行電網(wǎng)絡(luò)一致性比較的方法；(一)所述的雙極型集成電路的比較驗(yàn)證方法包括S1步驟被設(shè)計(jì)的雙極型集成電路的功能描述，這是雙極型集成電路設(shè)計(jì)的出發(fā)點(diǎn)，是芯片的功能描述，以此作為設(shè)計(jì)的依據(jù)，其功能描述來自用戶的要求；S2步驟被設(shè)計(jì)的雙極型集成電路的系統(tǒng)設(shè)計(jì)，把功能描述構(gòu)建為一個(gè)系統(tǒng)，由這個(gè)系統(tǒng)來完成芯片的功能要求；S3步驟被設(shè)計(jì)的雙極型集成電路的邏輯設(shè)計(jì)，這是集成電路進(jìn)入實(shí)質(zhì)性設(shè)計(jì)的第一步，在這一設(shè)計(jì)階段，用戶對芯片的功能要求必須通過邏輯運(yùn)作來實(shí)現(xiàn)。邏輯設(shè)計(jì)又稱邏輯綜合；S4步驟被設(shè)計(jì)的雙極型集成電路的邏輯模擬，邏輯模擬是對上述設(shè)計(jì)階段完成的邏輯網(wǎng)絡(luò)進(jìn)行邏輯分析和邏輯功能的校核，以確認(rèn)邏輯設(shè)計(jì)的正確性；S5步驟被設(shè)計(jì)的雙極型集成電路的電路設(shè)計(jì)，電路設(shè)計(jì)是從邏輯設(shè)計(jì)至版圖設(shè)計(jì)的中間環(huán)節(jié)，其目的是確定電路元件及其互連關(guān)系，電路設(shè)計(jì)又稱電路綜合，當(dāng)描述多個(gè)電路時(shí)，電路就泛稱電網(wǎng)絡(luò)；S6步驟被設(shè)計(jì)的雙極型集成電路的電路模擬，電路模擬是對上述設(shè)計(jì)的電網(wǎng)絡(luò)進(jìn)行電路分析和電路功能的校核，以確認(rèn)電路設(shè)計(jì)的正確性；S7步驟被設(shè)計(jì)的雙極型集成電路的版圖設(shè)計(jì)，版圖設(shè)計(jì)是集成電路設(shè)計(jì)中的最后環(huán)節(jié)，至關(guān)重要，邏輯設(shè)計(jì)、電路設(shè)計(jì)和版圖設(shè)計(jì)是整個(gè)芯片設(shè)計(jì)中的三個(gè)重要環(huán)節(jié)；S8步驟被設(shè)計(jì)的雙極型集成電路的版圖數(shù)據(jù)，版圖數(shù)據(jù)是把上述版圖設(shè)計(jì)的結(jié)果編輯成規(guī)則化的數(shù)據(jù)格式，從版圖數(shù)據(jù)出發(fā)，就進(jìn)入本發(fā)明的“比較驗(yàn)證法”的階段；(以下S9步驟開始，從設(shè)計(jì)轉(zhuǎn)入驗(yàn)證)S9步驟被驗(yàn)證的雙極型集成電路的設(shè)計(jì)規(guī)則檢查，設(shè)計(jì)規(guī)則檢查，這是對版圖設(shè)計(jì)的結(jié)果進(jìn)行有效驗(yàn)證的首要步驟；S10步驟被驗(yàn)證的雙極型集成電路的電路提取，電路提取又稱版圖/電路提取，希望提取所得的電路與原設(shè)計(jì)的電路具有一致性，為此，要對S10步驟和S5步驟進(jìn)行電網(wǎng)絡(luò)一致性比較；S11步驟被驗(yàn)證的雙極型集成電路的電路模擬，這里的電路模擬是對版圖/電路提取所得的電路進(jìn)行電路級的模擬，屬驗(yàn)證范疇，接著，要對S11步驟和S6步驟進(jìn)行電路特性比較，這是本發(fā)明比較驗(yàn)證方法的特點(diǎn)；S12步驟被驗(yàn)證的雙極型集成電路的邏輯提取，邏輯提取又稱電路/邏輯提取，希望提取所得的邏輯網(wǎng)絡(luò)，即，邏輯級電路與原邏輯設(shè)計(jì)中所得的邏輯網(wǎng)絡(luò)具有一致性，為此，要對S12步驟和S3步驟進(jìn)行邏輯網(wǎng)絡(luò)一致性比較；S13步驟被驗(yàn)證的雙極型集成電路的邏輯模擬，這里的邏輯模擬是對電路/邏輯提取所得的邏輯網(wǎng)絡(luò)進(jìn)行邏輯級的模擬，屬驗(yàn)證范疇，接著，要對S13步驟和S4步驟進(jìn)行邏輯特性比較，這是本發(fā)明比較驗(yàn)證方法的特點(diǎn)；S14步驟被驗(yàn)證的雙極型集成電路的功能塊提取，功能塊提取是在邏輯提取基礎(chǔ)上更高層次的邏輯功能塊提??；S15步驟對版圖數(shù)據(jù)進(jìn)行處理的圖形編輯。(二)所述的電網(wǎng)絡(luò)一致性比較的方法包括V1步驟被提取的電路與原設(shè)計(jì)標(biāo)準(zhǔn)電路的網(wǎng)表信息輸入，這是進(jìn)行電網(wǎng)絡(luò)一致性比較的首要步驟，是把上述雙極型集成電路的比較驗(yàn)證方法中的版圖/電路圖提取中被提取出來的電路圖與原設(shè)計(jì)電路的網(wǎng)表信息輸入本系統(tǒng)，這些信息是本發(fā)明全部工作流程的基礎(chǔ)；V2步驟待比較關(guān)聯(lián)矩陣與原標(biāo)準(zhǔn)關(guān)聯(lián)矩陣之形成，根據(jù)網(wǎng)表信息，分別形成兩個(gè)多元圖及其關(guān)聯(lián)矩陣，這就是被提取出來的電路的多元圖及其關(guān)聯(lián)矩陣與原設(shè)計(jì)的標(biāo)準(zhǔn)電路的多元圖及其關(guān)聯(lián)矩陣，稱前者為待比較關(guān)聯(lián)矩陣，后者為標(biāo)準(zhǔn)關(guān)聯(lián)矩陣；V3步驟對兩個(gè)關(guān)聯(lián)矩陣實(shí)施行排序和劃分，對上述兩個(gè)關(guān)聯(lián)矩陣實(shí)施排序和劃分是考察其能否朝著一致性方向發(fā)展；V4步驟比較上述兩個(gè)關(guān)聯(lián)矩陣是否具有一致性，如果不具有一致性，則打印出錯(cuò)信息，如果具有一致性，則至下一V5步驟；V5步驟再對兩個(gè)關(guān)聯(lián)矩陣實(shí)施行、列交換，對上述兩個(gè)關(guān)聯(lián)矩陣實(shí)施行、支列交換，考察其是否一致；V6步驟比較上述兩個(gè)關(guān)聯(lián)矩陣是否一致，如果不一致，則打印出錯(cuò)信息，如果一致，則完成了電網(wǎng)絡(luò)一致性比較；V7步驟比較結(jié)果已達(dá)到一致，確認(rèn)電網(wǎng)絡(luò)一致性；V8步驟在上述兩個(gè)關(guān)聯(lián)矩陣不一致情況下，即，在電網(wǎng)絡(luò)比較不一致情況下，打印出錯(cuò)信息。
2.如權(quán)利要求1所述的雙極型集成電路設(shè)計(jì)的有效驗(yàn)證和電網(wǎng)絡(luò)一致性比較方法，其特征在于所述的關(guān)聯(lián)矩陣為一個(gè)m×n的矩陣M，如果與一個(gè)多元圖G有一一對應(yīng)的關(guān)系，其元素mij滿足 則稱M為該多元圖G的關(guān)聯(lián)矩陣，矩陣的每一行表示一個(gè)網(wǎng)，每一列表示一個(gè)結(jié)點(diǎn)。
3.如權(quán)利要求1所述的雙極型集成電路設(shè)計(jì)的有效驗(yàn)證和電網(wǎng)絡(luò)一致性比較方法，其特征在于所述的兩個(gè)多元圖，設(shè)為G＝(A，R)與G′＝(A′，R′)，之間存在著一一對應(yīng)的映射α，β，且滿足α(A)＝A′，β(R)＝R′，則G和G′互為同構(gòu)圖，兩個(gè)多元圖G和G′的關(guān)聯(lián)矩陣M與M′，經(jīng)過有限次的行與列的交換后，能滿足M＝M′，則G和G′互為同構(gòu)圖。
全文摘要
一種雙極型集成電路設(shè)計(jì)的有效驗(yàn)證和電網(wǎng)絡(luò)一致性比較方法，其中雙極型集成電路比較驗(yàn)證方法包括邏輯級、電路級和版圖級的三級實(shí)施方案；其中電網(wǎng)絡(luò)一致性比較方法是提出了一種應(yīng)用圖論中多元圖的方法，并結(jié)合雙極型集成電路中電原理圖特點(diǎn)的實(shí)施方法，使在所述的雙極型集成電路比較驗(yàn)證方法中被提取電路與原電路的電網(wǎng)絡(luò)一致性判別得以實(shí)現(xiàn)。由于雙極型集成電路工藝制造上的復(fù)雜性和元件品種的多樣性，導(dǎo)致設(shè)計(jì)中易出差錯(cuò)，利用比較驗(yàn)證方法和電網(wǎng)絡(luò)一致性比較方法能保證集成電路設(shè)計(jì)的正確性。本發(fā)明的雙極型集成電路設(shè)計(jì)中的比較驗(yàn)證方法和和與之有關(guān)的雙極型集成電路電網(wǎng)絡(luò)一致性比較方法具有嚴(yán)密性和通用性。
文檔編號H01L21/70GK1523661SQ0311548
公開日2004年8月25日 申請日期2003年2月21日 優(yōu)先權(quán)日2003年2月21日
發(fā)明者林爭輝, 林濤, 榮熒, 黃志強(qiáng) 申請人:上海芯華微電子有限公司