專利名稱：集成閃存存儲(chǔ)單元的主板的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種計(jì)算機(jī)結(jié)構(gòu)部件，特別涉及一種集成閃存存儲(chǔ)單元的主板。
背景技術(shù)：
現(xiàn)在的計(jì)算機(jī)系統(tǒng)數(shù)據(jù)存儲(chǔ)核心是傳統(tǒng)硬盤，硬盤使用磁盤為存儲(chǔ)介質(zhì)， 通過(guò)磁頭對(duì)磁盤進(jìn)行各項(xiàng)操作?，F(xiàn)有的硬盤體積較大，并且由于其內(nèi)部有馬
達(dá)、磁頭等機(jī)械部件，所以抗震性差，容易損壞而造成丟失數(shù)據(jù)；并且仍需 專用的SCSI (Small Computer System Interface小型計(jì)算機(jī)系統(tǒng)接口 )、 SATA (Serial Advanced Technology Attachment點(diǎn)對(duì)點(diǎn)串行ATA)或PATA ( Parallel ATA，并刊-ATA)石更盤接口連接工作，由于傳統(tǒng)硬盤4吏用時(shí)需要與主板之間 連接一根電源線和一根數(shù)據(jù)線，主板連接CPU模塊和內(nèi)存，通過(guò)主板上的內(nèi) 存控制模塊和輸入/輸出控制模塊進(jìn)行通信控制，所以其連接復(fù)雜，拆裝都不 方便。
現(xiàn)有一種固態(tài)硬盤(solid state disk, SSD),這種硬盤用閃存代替磁體作 為存儲(chǔ)介質(zhì)的硬盤，該硬盤包含存儲(chǔ)控制器、存儲(chǔ)介質(zhì)、緩存等部分組成， 但是其使用的接口和安裝方式均與傳統(tǒng)硬盤沒有區(qū)別，其結(jié)構(gòu)仍然很復(fù)雜， 連接依舊不方便。

發(fā)明內(nèi)容
本發(fā)明的目的之一在于提供一種讀寫速度快、抗震性好、低功耗的帶有 閃存存儲(chǔ)的主才反。
本發(fā)明才是供了 一種集成閃存存儲(chǔ)單元的主板，主板上包括輸入/輸出控制 模塊，還包括
集成閃存存儲(chǔ)單元，集成在主板上用于存儲(chǔ)數(shù)據(jù)；
閃存控制器，與集成閃存存儲(chǔ)單元相連，接收輸入/輸出控制模塊的指令， 控制集成閃存存儲(chǔ)單元的通信；
直接內(nèi)存訪問(wèn)控制器，連接閃存控制器，接收輸入/輸出控制模塊的指令， 協(xié)同閃存控制器控制集成閃存存儲(chǔ)單元的通信；
緩存，連接直接內(nèi)存訪問(wèn)控制器，與集成閃存存儲(chǔ)單元通信。本發(fā)明還提供一種帶有閃存存儲(chǔ)的主板，主板上包括輸入/輸出控制模塊, 還包括
閃存存儲(chǔ)單元通信接口 ，可連接外部閃存存儲(chǔ)單元進(jìn)行通信；
閃存控制器，與閃存存儲(chǔ)單元通信接口相連，接收輸入/輸出控制模塊的 指令，控制閃存存儲(chǔ)單元通信接口的通信；
直接內(nèi)存訪問(wèn)控制器，連接閃存控制器，接收輸入/輸出控制模塊的指令， 協(xié)同閃存控制器控制閃存存儲(chǔ)單元通信接口的通信；
緩存，連接直接內(nèi)存訪問(wèn)控制器，與閃存存儲(chǔ)單元通信接口通信。
本發(fā)明還提供了 一種與帶有閃存存儲(chǔ)的主板配合使用的閃存存儲(chǔ)單元， 包括閃存存儲(chǔ)器和通信接口 ，通信接口配合帶有閃存存儲(chǔ)的主板上的閃存存 儲(chǔ)單元通信接口進(jìn)行閃存存儲(chǔ)器的數(shù)據(jù)通信。
本發(fā)明還提供了 一種基于集成閃存存儲(chǔ)單元的主板實(shí)現(xiàn)數(shù)據(jù)通信控制的 讀取方法，包含以下步驟
直接內(nèi)存訪問(wèn)控制器和閃存控制器接收讀取控制命令； 閃存控制器控制集成閃存存儲(chǔ)單元將數(shù)據(jù)發(fā)送到緩存； 直接內(nèi)存訪問(wèn)控制器控制緩存將數(shù)據(jù)發(fā)送到內(nèi)存。
本發(fā)明還提供了 一種基于集成閃存存儲(chǔ)單元的主板實(shí)現(xiàn)數(shù)據(jù)通信控制的 寫入方法，其特征在于，包含以下步驟
內(nèi)存訪問(wèn)控制器和閃存控制器接收寫入控制命令； 直接內(nèi)存訪問(wèn)控制器控制要寫入的數(shù)據(jù)從內(nèi)存寫入到緩存中； 閃存控制器對(duì)閃存存儲(chǔ)單元分配地址； 閃存控制器將緩存中的數(shù)據(jù)寫入到閃存存儲(chǔ)單元中。
本發(fā)明提供的帶有閃存存儲(chǔ)的主板，利用閃存讀寫速度快、抗震性好、 低功耗的優(yōu)點(diǎn)，以閃存為存儲(chǔ)介質(zhì)構(gòu)成計(jì)算機(jī)的存儲(chǔ)單元，閃存可直接集 成到主板上，也簡(jiǎn)化了電路，減小體積和重量。4艮據(jù)閃存本身的特點(diǎn)，這 種閃存存儲(chǔ)單元較硬盤的速度更快，功耗噪聲更低，而且安全性更好。


圖1是本發(fā)明第一實(shí)施例提供的集成閃存存儲(chǔ)單元的主板結(jié)構(gòu)圖2是本發(fā)明第 一 實(shí)施例提供的集成閃存存儲(chǔ)單元的主板工作原理圖3是本發(fā)明第二實(shí)施例提供的集成閃存存儲(chǔ)單元的主板結(jié)構(gòu)圖；圖4是本發(fā)明第一和第二實(shí)施例提供的集成閃存存儲(chǔ)單元的主板工作原
理圖5是本發(fā)明第三實(shí)施例提供的帶有閃存存儲(chǔ)的主板結(jié)構(gòu)圖； 圖6是本發(fā)明第三實(shí)施例提供的帶有閃存存儲(chǔ)的主板工作原理圖； 圖7是本發(fā)明第四實(shí)施例提供的帶有閃存存儲(chǔ)的主板結(jié)構(gòu)圖； 圖8是本發(fā)明第三和第四實(shí)施例提供的帶有閃存存儲(chǔ)的主板算法工作原 理圖9是本發(fā)明第五實(shí)施例提供的閃存存儲(chǔ)單元結(jié)構(gòu)示意圖11是本發(fā)明第六^施例的i取方法流程圖； A ;
圖12是本發(fā)明第七實(shí)施例的讀取方法流程圖； 圖13是本發(fā)明第八實(shí)施例的寫入方法流程圖； 圖14是本發(fā)明第九實(shí)施例的寫入方法流程圖。
具體實(shí)施例方式
為了使本發(fā)明的目的、技術(shù)方案及優(yōu)點(diǎn)更加清楚明白，以下結(jié)合附圖及 實(shí)施例，對(duì)本發(fā)明進(jìn)行進(jìn)一步詳細(xì)說(shuō)明。應(yīng)當(dāng)理解，此處所描述的具體實(shí)施 例僅僅用以解釋本發(fā)明，并不用于限定本發(fā)明。
本發(fā)明通過(guò)在輸入/輸出控制模塊中的閃存控制芯片與集成閃存存儲(chǔ)單元 進(jìn)行通信，對(duì)集成閃存存儲(chǔ)單元進(jìn)行數(shù)據(jù)的寫入、讀取、擦除等操作。
作為本發(fā)明的第一實(shí)施例，圖1示出了一種集成閃存存儲(chǔ)單元的主板， 與CPU模塊6和內(nèi)存7連接，主板上包括內(nèi)存控制模塊12和輸入/輸出控制 ^t塊l，還包括集成閃存存儲(chǔ)單元IO，集成在主板上用于存儲(chǔ)數(shù)據(jù)；
閃存控制器2，與集成閃存存儲(chǔ)單元IO相連，接收輸入/輸出控制模塊的 指令，控制集成閃存存儲(chǔ)單元10的通信；
直接內(nèi)存訪問(wèn)控制器(DMA, Direct Memory Access ) 3 ，連接閃存控制器 2，接收輸入/輸出控制模塊1的指令，協(xié)同閃存控制器2控制集成閃存存儲(chǔ)單 元10的通信；
緩存5 ，連接直接內(nèi)存訪問(wèn)控制器3,與集成閃存存儲(chǔ)單元10通信。 輸入/輸出控制模塊1在主板上與CPU模塊6、內(nèi)存控制模塊12通過(guò)系 統(tǒng)總線進(jìn)行通信，實(shí)現(xiàn)對(duì)輸入/輸出總線的控制和通信。CPU模塊6 —般由邏 輯運(yùn)算單元、控制單元和存儲(chǔ)單元組成。在邏輯運(yùn)算和控制單元中包括一些 寄存器，這些寄存器用于CPU模塊6在處理數(shù)據(jù)過(guò)程中數(shù)據(jù)的暫時(shí)保存。CPU 模塊6 —般由主板上的CPU插槽安裝CPU組成，也可以為集成在主板上的CPU。
內(nèi)存控制模塊12是主板芯片組中起主導(dǎo)作用的最重要的組成部分，內(nèi)存 控制模塊12與CPU模塊6的聯(lián)系并控制內(nèi)存7、 AGP數(shù)據(jù)在北橋內(nèi)部傳輸， 提供對(duì)CPU模塊6的類型和主頻、系統(tǒng)的前端總線頻率、內(nèi)存的類型和最大 容量、AGP插槽、ECC糾錯(cuò)等支持，整合型芯片組的北橋芯片還集成了顯示 核心。其主要負(fù)責(zé)CPU模塊6與內(nèi)存之間的交流；CPU模塊6與外設(shè)之間的 交流；支持內(nèi)存的種類及最大容量的控制。
閃存控制器2，控制閃存存儲(chǔ)單元與輸入/輸出控制模塊1和直接內(nèi)存訪 問(wèn)控制器3之間的通信。
直接內(nèi)存訪問(wèn)控制器3控制外部設(shè)備和內(nèi)存之間直接讀寫數(shù)據(jù)，既不通 過(guò)CPU模塊6，也不需要CPU模塊6干預(yù)。CPU模塊6除了在數(shù)據(jù)傳輸開始 和結(jié)束時(shí)做一點(diǎn)處理外，在傳輸過(guò)程中CPU模塊6可以進(jìn)行其他的工作。這 樣，在大部分時(shí)間里，CPU模塊6和輸入/輸出模塊1都處于并行操作。因此， 使整個(gè)計(jì)算機(jī)系統(tǒng)的效率大大提高。
直接內(nèi)存訪問(wèn)控制器3包括主存地址寄存器、數(shù)據(jù)數(shù)量計(jì)數(shù)器、直接 內(nèi)存訪問(wèn)的控制/狀態(tài)邏輯、直接內(nèi)存訪問(wèn)請(qǐng)求觸發(fā)器、數(shù)據(jù)緩沖寄存器、 中斷積4勾。
直接內(nèi)存訪問(wèn)控制器3采用以下三種方式1、停止CPl^莫塊6訪問(wèn)內(nèi) 存7:當(dāng)外部設(shè)備要求傳送一批數(shù)據(jù)時(shí)，由直接內(nèi)存訪問(wèn)控制器3發(fā)一個(gè)信號(hào) 給CPU模塊6。直接內(nèi)存訪問(wèn)控制3器獲得總線控制權(quán)后，開始進(jìn)行數(shù)據(jù)傳 送。 一批數(shù)據(jù)傳送完畢后，直接內(nèi)存訪問(wèn)控制器3通知CPU模塊6可以使用 內(nèi)存7,并把總線控制權(quán)交還給CPU模塊6。 2、周期挪用當(dāng)外部設(shè)備沒有 直接內(nèi)存訪問(wèn)請(qǐng)求時(shí)，CPU模塊6按程序要求訪問(wèn)內(nèi)存7,—旦I/O設(shè)備有直 接內(nèi)存訪問(wèn)請(qǐng)求，則I/O設(shè)備挪用 一個(gè)或幾個(gè)周期。3 、直接內(nèi)存訪問(wèn)控制器 3與CPU模塊6交替訪問(wèn) 一個(gè)CPU周期可分為2個(gè)周期， 一個(gè)專供直接內(nèi) 存訪問(wèn)控制器3訪問(wèn)，另一個(gè)專供CPU模塊6訪問(wèn)。不需要總線使用權(quán)的申 請(qǐng)、建立和歸還過(guò)程。
集成閃存存儲(chǔ)單元IO集成在主板上，由于制造工藝的提高，閃存芯片的 體積已經(jīng)越來(lái)越小，而且由于本實(shí)施例省去了主板上的硬盤接口及石更盤接口 的相關(guān)線路，所以為將閃存芯片集成在主板上提供了充足的空間，可以包括 單個(gè)閃存芯片或或包括相互級(jí)聯(lián)的至少二閃存芯片。目前單片閃存芯片的容 量雖然已經(jīng)可以達(dá)到16GB,但還是無(wú)法滿足計(jì)算機(jī)存儲(chǔ)的要求。這樣就需要 通過(guò)級(jí)聯(lián)的方式擴(kuò)大閃存存儲(chǔ)單元的整體容量。圖6中以K9GCG08U1M閃 存芯片為例給出了 一種雙通道8片閃存芯片級(jí)聯(lián)的方式，這樣就構(gòu)建了 一個(gè) 64GB的閃存存儲(chǔ)單元。閃存存儲(chǔ)單元中閃存芯片的級(jí)聯(lián)方式包括圖6中所示
7的方法，但不限于此。它可以用更多的閃存芯片級(jí)聯(lián)，甚至可以是用四通道 實(shí)現(xiàn)。
參見圖2，圖2給出了集成閃存存儲(chǔ)單元10與CPU模塊6通信的示意圖， CPU模塊6對(duì)集成閃存存儲(chǔ)單元10進(jìn)行寫操作時(shí)，CPU模塊6發(fā)送控制命令 給到直接內(nèi)存訪問(wèn)控制器3和閃存控制器2,數(shù)據(jù)從內(nèi)存7傳送到緩存5中， 閃存控制器2對(duì)相應(yīng)的集成閃存存儲(chǔ)單元10進(jìn)行評(píng)估，發(fā)送分配地址信息， 再將緩存5中數(shù)據(jù)發(fā)送到集成閃存存儲(chǔ)單元10; CPU模塊6對(duì)集成閃存存儲(chǔ) 單元IO讀操作時(shí)，發(fā)送指令通知到直接內(nèi)存訪問(wèn)控制器3和閃存控制器2, 閃存控制器2從集成閃存存儲(chǔ)單元10讀取數(shù)據(jù)，傳送到緩存5中，緩存5中 的數(shù)據(jù)再通過(guò)內(nèi)存7給到CPU模塊6。
第一實(shí)施例通過(guò)閃存控制器、直接內(nèi)存訪問(wèn)控制器、緩存和集成閃存存 儲(chǔ)單元實(shí)現(xiàn)了對(duì)現(xiàn)有的硬盤接口和硬盤的替代，閃存控制器、直接內(nèi)存訪問(wèn)
控制器、緩存通常在一個(gè)IC中，但是為了主板上的線路簡(jiǎn)潔，基于第一實(shí)施 例提出第二實(shí)施例。
如圖3所示，第二實(shí)施例將閃存控制器2、直接內(nèi)存訪問(wèn)控制器12和/或 緩存5內(nèi)置到輸入/輸出控制模塊1中，并且輸入/輸出控制模塊1上定義閃存 接口 ，通過(guò)帶有閃存控制器2、直接內(nèi)存訪問(wèn)控制器12和緩存5的輸入/輸出 控制模塊1實(shí)現(xiàn)對(duì)集成閃存存儲(chǔ)單元10的控制和通信，節(jié)省了主板上需要布 置的芯片數(shù)量，簡(jiǎn)化了線路，其數(shù)據(jù)傳輸?shù)脑砼c第一實(shí)施例相同，此處不 再重復(fù)。
上述第一和第二實(shí)施例中，根據(jù)閃存存儲(chǔ)單元本身的特性，如圖4所示， 在安裝操作系統(tǒng)后，在操作系統(tǒng)8中還可增加控制閃存存儲(chǔ)單元數(shù)據(jù)讀寫的 算法，如映射算法81、均衡算法82、 ECC算法83等。
映射算法81，用于管理閃存存儲(chǔ)器中的存儲(chǔ)塊。由于NAND閃存存儲(chǔ)器 內(nèi)所含的存儲(chǔ)單元以頁(yè)(Page)和塊(Block)為基本單位進(jìn)行操作，并不能 保證每個(gè)塊出廠后都是好的。因此，必須要確保數(shù)據(jù)存儲(chǔ)到好的塊中。映射 算法實(shí)現(xiàn)閃存存儲(chǔ)器中邏輯塊與物理塊之間有效映射，保證讀寫數(shù)據(jù)的各邏 輯塊可以對(duì)應(yīng)到無(wú)缺陷的塊，以保證數(shù)據(jù)的可靠性和完整性。
均衡算法82，用于均衡閃存存儲(chǔ)器中邏輯位置地址的讀寫概率，以提高 閃存存儲(chǔ)器的使用壽命。
錯(cuò)誤4企查和修正(Error cheching and correcting, ECC )算法83，用于完 成對(duì)閃存存儲(chǔ)器存儲(chǔ)讀取數(shù)據(jù)時(shí)的錯(cuò)誤檢測(cè)和修正，控制位錯(cuò)誤比率。在其 他閃存控制器(像閃存盤、MP3控制器)上，由于控制的運(yùn)算能力有限，ECC 算法都以固件的形式實(shí)現(xiàn)。而本發(fā)明中基于計(jì)算機(jī)CPU強(qiáng)大的運(yùn)算能力，將ECC算法包含在操作系統(tǒng)中，這樣就可以通過(guò)升級(jí)操作系統(tǒng)對(duì)算法升級(jí)。由 此，不需從新掩膜就可以支持最新技術(shù)的閃存存儲(chǔ)器。
第 一和第二實(shí)施例提供的集成閃存存儲(chǔ)單元的主板利用主板空間，將閃 存存儲(chǔ)單元直接集成在主板上，并直接與閃存控制器連接進(jìn)行數(shù)據(jù)傳輸，省 去了閃存存儲(chǔ)單元與閃存控制器之間的通信接口 ，進(jìn)一 步的簡(jiǎn)化了主板的連 接結(jié)構(gòu)。
圖5示出了本發(fā)明的第三實(shí)施例提供的帶有閃存存儲(chǔ)的主板結(jié)構(gòu)圖，包 括輸入/輸出控制模塊1，閃存存儲(chǔ)單元通信接口 4，與輸入/輸出控制模塊1 進(jìn)行通信的閃存控制器2和直接內(nèi)存訪問(wèn)控制器，閃存控制器2控制閃存存 儲(chǔ)單元接口 4與直接內(nèi)存訪問(wèn)控制器3之間的通信，直接內(nèi)存訪問(wèn)控制器3 連接緩存5。
輸入/輸出控制模塊1在主板上與現(xiàn)有的CPU模塊6、內(nèi)存控制模塊12 通過(guò)系統(tǒng)總線進(jìn)行通信，實(shí)現(xiàn)對(duì)輸入/輸出總線1的控制和通信。CPU模塊6 一般由邏輯運(yùn)算單元、控制單元和存儲(chǔ)單元組成。在邏輯運(yùn)算和控制單元中 包括一些寄存器，這些寄存器用于CPU模塊6在處理數(shù)據(jù)過(guò)程中數(shù)據(jù)的暫時(shí) 保存。CPU模塊6 —般由主板上的CPU插槽安裝CPU組成，也可以為集成 在主板上的CPU。
內(nèi)存控制模塊12與CPU模塊6聯(lián)系并控制內(nèi)存7，提供對(duì)CPU模塊6的 類型和主頻、系統(tǒng)的前端總線頻率、內(nèi)存的類型和最大容量。內(nèi)存控制模塊 12主要負(fù)責(zé)CPU模塊6與內(nèi)存7之間的交流；CPU模塊與外設(shè)之間的交流； 支持內(nèi)存的種類及最大容量的控制。
閃存控制器2控制閃存存儲(chǔ)單元接口 4與輸入/輸出控制模塊1和直接內(nèi) 存訪問(wèn)控制器3之間的通信。
閃存存儲(chǔ)單元接口 4總線分為數(shù)據(jù)總線41和控制總線42:數(shù)據(jù)總線41 可以是8位、16位、32位或64位等，可以支持8/16位閃存存儲(chǔ)單元，可以 實(shí)現(xiàn)單通道、雙通道甚至四通道；控制總線42中有RE弁、WE#、 ALE、 CLE、 WP#、 RB和若干CE斜言號(hào)等。
直接內(nèi)存訪問(wèn)控制器3控制外部設(shè)備和內(nèi)存之間直接讀寫數(shù)據(jù)，既不通 過(guò)CPU模塊6，也不需要CPU模塊6干預(yù)。CPU模塊6除了在數(shù)據(jù)傳輸開始 和結(jié)束時(shí)做一些處理外，在傳輸過(guò)程中CPU模塊6可以進(jìn)行其他的工作。這 樣，在大部分時(shí)間里，CPU模塊6和輸入/輸出模塊1都處于并行操作。因此， 使整個(gè)計(jì)算機(jī)系統(tǒng)的效率大大提高。直接內(nèi)存訪問(wèn)控制器3包括主存地址寄存器、數(shù)據(jù)數(shù)量計(jì)數(shù)器、直接 內(nèi)存訪問(wèn)的控制/狀態(tài)邏輯、直接內(nèi)存訪問(wèn)請(qǐng)求觸發(fā)器、數(shù)據(jù)緩沖寄存器、 中斷機(jī)構(gòu)。
直接內(nèi)存訪問(wèn)控制器3采用以下三種方式1、停止CPU模塊6訪問(wèn)內(nèi) 存7:當(dāng)外部設(shè)備要求傳送一批數(shù)據(jù)時(shí)，由直接內(nèi)存訪問(wèn)控制器3發(fā)一個(gè)信號(hào) 給CPU模塊6。直接內(nèi)存訪問(wèn)控制器3獲得總線控制權(quán)后，開始進(jìn)行數(shù)據(jù)傳 送。 一批數(shù)據(jù)傳送完畢后，直接內(nèi)存訪問(wèn)控制器3通知CPU模塊6可以使用 內(nèi)存7，并把總線控制權(quán)交還給CPU模塊6。 2、周期挪用當(dāng)外部設(shè)備沒有 直接內(nèi)存訪問(wèn)請(qǐng)求時(shí)，CPU模塊6按程序要求訪問(wèn)內(nèi)存7,—旦I/O設(shè)備有直 接內(nèi)存訪問(wèn)請(qǐng)求，則1/0設(shè)備挪用一個(gè)或幾個(gè)周期。3、直接內(nèi)存訪問(wèn)控制器 3與CPU模塊6交替訪問(wèn) 一個(gè)CPU周期可分為2個(gè)周期， 一個(gè)專供直接內(nèi) 存訪問(wèn)控制器3訪問(wèn)，另一個(gè)專供CPU模塊6訪問(wèn)。不需要總線使用權(quán)的申 請(qǐng)、建立和歸還過(guò)程。
參見圖6，圖6給出了閃存存儲(chǔ)單元接口 4與CPU模塊6通信的示意圖， CPU模塊6對(duì)閃存存儲(chǔ)單元接口 4進(jìn)行寫操作時(shí)，CPU模塊6發(fā)送控制命令 給到直接內(nèi)存訪問(wèn)控制器3和閃存控制器2,數(shù)據(jù)從內(nèi)存7傳送到緩存5中， 閃存控制器2對(duì)相應(yīng)的閃存存儲(chǔ)單元接口 4進(jìn)行評(píng)估，發(fā)送分配地址信息， 再將緩存5中數(shù)據(jù)發(fā)送到閃存存儲(chǔ)單元接口 4; CPU模塊6對(duì)閃存存儲(chǔ)單元 接口 4讀操作時(shí)，發(fā)送指令通知到直接內(nèi)存訪問(wèn)控制器3和閃存控制器2,閃 存控制器2從閃存存儲(chǔ)單元接口 4讀取數(shù)據(jù)，傳送到緩存5中，緩存5中的 數(shù)據(jù)再通過(guò)內(nèi)存7給到CPU模塊6。
第三實(shí)施例通過(guò)閃存控制器2、直接內(nèi)存訪問(wèn)控制器3、緩存5和閃存存 儲(chǔ)單元接口 4實(shí)現(xiàn)了對(duì)現(xiàn)有的硬盤接口的替代，閃存控制器2、直接內(nèi)存訪問(wèn) 控制器3、緩存5通常在一個(gè)IC中，但是為了主板上的線路簡(jiǎn)潔，基于第三 實(shí)施例提出第四實(shí)施例。
如圖7所示，第四實(shí)施例將閃存控制器2、直接內(nèi)存訪問(wèn)控制器12和/或 緩存5內(nèi)置到輸入/輸出控制模塊1的IC中，并且輸入/輸出控制模塊1上定 義閃存接口，通過(guò)帶有閃存控制器2、直接內(nèi)存訪問(wèn)控制器3和緩存5的輸入 /輸出控制模塊1實(shí)現(xiàn)對(duì)閃存存儲(chǔ)控制接口 4的通信，節(jié)省了主板上需要布置 的芯片數(shù)量，簡(jiǎn)化了線路，其數(shù)據(jù)傳輸?shù)脑砼c第一實(shí)施例相同，此處不再 重復(fù)。
上述第三和第四實(shí)施例中，根據(jù)閃存存儲(chǔ)單元本身的特性，如圖8所示， 在安裝操作系統(tǒng)后，在操作系統(tǒng)8中還可增加了 一些控制閃存存儲(chǔ)單元凄丈據(jù)讀寫的算法，如映射算法81、均衡算法82、錯(cuò)誤檢查和修正(Error cheching and correcting, ECC )算法83等。
映射算法81,用于管理閃存存儲(chǔ)器中的存儲(chǔ)塊。由于NAND閃存存4諸器 內(nèi)所含的存儲(chǔ)單元以頁(yè)(Page)和塊(Block)為基本單位進(jìn)行操作，并不能 保證每個(gè)塊出廠后都是好的。因此，必須要確保數(shù)據(jù)存儲(chǔ)到好的塊中。映射
算法實(shí)現(xiàn)閃存存儲(chǔ)器中邏輯塊與物理塊之間有效映射，保證讀寫數(shù)據(jù)的各邏 輯塊可以對(duì)應(yīng)到無(wú)缺陷的物理塊，以保證數(shù)據(jù)的可靠性和完整性。
均衡算法82,用于均衡閃存存儲(chǔ)器中邏輯位置地址的讀寫概率，以提高 閃存存儲(chǔ)器的使用壽命。
ECC算法83，用于完成對(duì)閃存存儲(chǔ)器存儲(chǔ)讀取數(shù)據(jù)時(shí)的錯(cuò)誤^r測(cè)和修正， 控制位錯(cuò)誤比率。在其他閃存控制器(像閃存盤、MP3控制器)上，由于控 制的運(yùn)算能力有限，ECC算法都以固件的形式實(shí)現(xiàn)。而本發(fā)明中基于計(jì)算機(jī) CPU強(qiáng)大的運(yùn)算能力，將ECC算法包含在操作系統(tǒng)中，這樣就可以通過(guò)升級(jí) 操作系統(tǒng)對(duì)算法升級(jí)。由此，不需從新掩膜就可以支持最新技術(shù)的閃存存儲(chǔ) 器。
上述第三和第四實(shí)施例提供的主板與現(xiàn)有的用閃存芯片代替^f茲體作為存 儲(chǔ)介質(zhì)的硬盤相比，將閃存控制器和直接內(nèi)存訪問(wèn)控制器還有緩存都集成在 主板上，由于在計(jì)算機(jī)內(nèi)部的各個(gè)部件中，硬盤由于容量或質(zhì)量問(wèn)題是一個(gè) 隨時(shí)需要增加或者更換的部件，將閃存控制器和直接內(nèi)存訪問(wèn)控制器還有緩 存置于硬盤中，增加了每個(gè)硬盤的成本，而將閃存控制器和直接內(nèi)存訪問(wèn)控 制器還有緩存集成在主板上將使得增加和更換存儲(chǔ)器的成本降低，與之配合 使用的閃存存儲(chǔ)單元中無(wú)需再有閃存控制器和直接內(nèi)存訪問(wèn)控制器還有緩 存，所以下面的第五實(shí)施例提供了 一種與本實(shí)施例的帶有閃存存儲(chǔ)的主板配 合使用的閃存存儲(chǔ)單元。
本發(fā)明的第五實(shí)施例提供了 一種配合上述第三或第四使用的閃存存儲(chǔ)單 元，圖9示出了本發(fā)明提供的閃存存儲(chǔ)單元9結(jié)構(gòu)示意圖，閃存存儲(chǔ)單元9 包含有閃存存儲(chǔ)器910和通信接口 920，閃存存儲(chǔ)器910內(nèi)的數(shù)據(jù)操作通過(guò)通 信接口 920傳輸。
閃存存儲(chǔ)器910可以包括單個(gè)閃存芯片或包括相互級(jí)聯(lián)的至少二閃存芯 片。目前單片閃存芯片的容量雖然已經(jīng)可以達(dá)到16GB， ^f旦還是無(wú)法滿足計(jì)算 機(jī)存儲(chǔ)的要求。這樣就需要通過(guò)級(jí)聯(lián)的方式擴(kuò)大閃存存儲(chǔ)單元的整體容量。 圖10中以K9GCG08U1M閃存芯片為例給出了 一種雙通道8片閃存芯片級(jí)耳關(guān) 的方式，這樣就構(gòu)建了一個(gè)64GB的閃存存儲(chǔ)單元。閃存存儲(chǔ)單元9中閃存芯片的級(jí)聯(lián)方式包括圖6中所示的方法，但不限于此。它可以用更多的閃存芯 片級(jí)聯(lián)，甚至可以是用四通道實(shí)現(xiàn)。
通信接口 920總線分為數(shù)據(jù)總線921和控制總線922,數(shù)據(jù)總線921可以 是8位、16位、32位或64位等，可以支持8/16位閃存存儲(chǔ)單元，可以實(shí)現(xiàn) 單通道、雙通道甚至四通道；控制總線922中有RE弁、WE#、 ALE、 CLE、 WP#、 RB和若干CE弁信號(hào)等。
第五實(shí)施例提供的閃存存儲(chǔ)單元的通信接口的數(shù)據(jù)總線的規(guī)格和控制總 線的信號(hào)均和第三和第四實(shí)施例中的帶有閃存存儲(chǔ)的主板的通信接口的據(jù)總 線的規(guī)格和控制總線的信號(hào)一致，實(shí)現(xiàn)連接后即可進(jìn)行通信，閃存存儲(chǔ)單元 也由于簡(jiǎn)單的結(jié)構(gòu)而降低了使用成本。
第六實(shí)施例提供了 一種基于集成閃存存儲(chǔ)單元的主板實(shí)現(xiàn)數(shù)據(jù)通信控制 的讀取方法，各部件傳輸關(guān)系參照?qǐng)D2，如圖11所示，該讀取方法包含以下 步驟
S110、直接內(nèi)存訪問(wèn)控制器和閃存控制器接收讀取控制命令； S120、閃存控制器控制集成閃存存儲(chǔ)單元將數(shù)據(jù)發(fā)送到緩存； S130、直接內(nèi)存訪問(wèn)控制器控制緩存將數(shù)據(jù)發(fā)送到內(nèi)存。
如圖12所示，第七實(shí)施例在第六實(shí)施例的直接內(nèi)存訪問(wèn)控制器控制緩存 將數(shù)據(jù)發(fā)送到內(nèi)存步驟后還包括對(duì)讀取數(shù)據(jù)錯(cuò)誤檢測(cè)和修正(ECC)步驟 1301，用于完成對(duì)閃存存儲(chǔ)器存儲(chǔ)讀取數(shù)據(jù)時(shí)的錯(cuò)誤檢測(cè)和修正，控制位錯(cuò) 誤比率。在其他閃存控制器(像閃存盤、MP3控制器)上，由于控制的運(yùn)算 能力有限，ECC算法都以固件的形式實(shí)現(xiàn)。也可以基于計(jì)算機(jī)CPU強(qiáng)大的運(yùn) 算能力，將ECC算法包含在操作系統(tǒng)中，這樣就可以通過(guò)升級(jí)操作系統(tǒng)對(duì)算 法升級(jí)。由此，不需重新掩膜就可以支持最新技術(shù)的閃存存儲(chǔ)器。
第八實(shí)施例提供了 一種基于集成閃存存儲(chǔ)單元的主板實(shí)現(xiàn)數(shù)據(jù)通信控制 的讀取方法，各部件傳輸關(guān)系參照?qǐng)D2，如圖13所示，讀取步驟包含以下步 驟寫入步驟包含以下步驟
S210、內(nèi)存訪問(wèn)控制器和閃存控制器接收寫入控制命令， S220、直接內(nèi)存訪問(wèn)控制器控制要寫入的數(shù)據(jù)從內(nèi)存寫入到緩存中； S230、閃存控制器對(duì)集成閃存存儲(chǔ)單元分配地址； S240、閃存控制器將緩存中的數(shù)據(jù)寫入到集成閃存存儲(chǔ)單元中。 上述方法實(shí)現(xiàn)了基于集成閃存存儲(chǔ)單元的主板實(shí)現(xiàn)數(shù)據(jù)通信控制，但在 通信過(guò)程中由于數(shù)據(jù)的錯(cuò)誤和集成閃存存儲(chǔ)單元的好壞會(huì)影響數(shù)據(jù)通信的質(zhì)量，所以在第六實(shí)施例的基礎(chǔ)上提出第七實(shí)施例。
如圖14所示，第九實(shí)施例在第八實(shí)施例中的閃存控制器對(duì)集成閃存存儲(chǔ) 單元分配地址之前還包括保證讀寫數(shù)據(jù)對(duì)應(yīng)到無(wú)缺陷的地址的映射步驟
2301，用于管理閃存存儲(chǔ)器中的存儲(chǔ)塊。由于NAND閃存存儲(chǔ)器內(nèi)所含的存 儲(chǔ)單元以頁(yè)(Page)和塊(Block)為基本單位進(jìn)行操作，并不能保證每個(gè)塊 出廠后都是好的。因此，必須要確保數(shù)據(jù)存儲(chǔ)到好的塊中。映射算法實(shí)現(xiàn)閃 存存儲(chǔ)器中邏輯塊與物理塊之間有效映射，保證讀寫數(shù)據(jù)的各邏輯塊可以對(duì) 應(yīng)到無(wú)缺陷的物理塊，以保證數(shù)據(jù)的可靠性和完整性。
以上所述僅為本發(fā)明的優(yōu)選實(shí)施例，并非因此限制本發(fā)明的專利范圍， 凡是利用本發(fā)明說(shuō)明書及附圖內(nèi)容所作的等效結(jié)構(gòu)或等效流程變換，或直接 或間接運(yùn)用在其他相關(guān)的技術(shù)領(lǐng)域，均同理包括在本發(fā)明的專利保護(hù)范圍內(nèi)。
權(quán)利要求
1、一種集成閃存存儲(chǔ)單元的主板，主板上包括內(nèi)存控制模塊和輸入/輸出控制模塊，其特征在于，還包括集成閃存存儲(chǔ)單元，集成在主板上用于存儲(chǔ)數(shù)據(jù)；閃存控制器，與集成閃存存儲(chǔ)單元相連，接收輸入/輸出控制模塊的指令，控制集成閃存存儲(chǔ)單元的通信；直接內(nèi)存訪問(wèn)控制器，連接閃存控制器，接收輸入/輸出控制模塊的指令，協(xié)同閃存控制器控制集成閃存存儲(chǔ)單元的通信；緩存，連接直接內(nèi)存訪問(wèn)控制器，與集成閃存存儲(chǔ)單元通信。
2、 如權(quán)利要求1所述的集成閃存存儲(chǔ)單元的主板，其特征在于所述的 閃存控制器、直接內(nèi)存訪問(wèn)控制器和/或緩存分別設(shè)于輸入/輸出控制模塊中。
3、 如權(quán)利要求1或2所述的集成閃存存儲(chǔ)單元的主板，其特征在于所 述的集成閃存存儲(chǔ)單元包括單個(gè)閃存芯片或包括相互級(jí)聯(lián)的至少二閃存芯 片。
4、 一種帶有閃存存儲(chǔ)的主板，主板上包括內(nèi)存控制模塊和輸入/輸出控制 模塊，其特征在于，還包括閃存存儲(chǔ)單元通信接口 ，可連接外部閃存存儲(chǔ)單元進(jìn)行通信；閃存控制器，與閃存存儲(chǔ)單元通信接口相連，接收輸入/輸出控制模塊的 指令，控制閃存存儲(chǔ)單元通信接口的通信；直接內(nèi)存訪問(wèn)控制器，連接閃存控制器，接收輸入/輸出控制模塊的指令， 協(xié)同閃存控制器控制閃存存儲(chǔ)單元通信接口的通信；緩存，連接直接內(nèi)存訪問(wèn)控制器，與閃存存儲(chǔ)單元通信接口通信。
5、 如權(quán)利要求4所述的帶有閃存存儲(chǔ)的主板，其特征在于所述的閃存 控制器、直接內(nèi)存訪問(wèn)控制器和/或緩存分別設(shè)于輸入/輸出控制模塊中。
6、 一種與帶有閃存存儲(chǔ)的主板配合使用的閃存存儲(chǔ)單元，其特征在于 所述的閃存存儲(chǔ)單元包括閃存存儲(chǔ)器和通信接口 ，通信接口配合帶有閃存存 儲(chǔ)的主板上的閃存存儲(chǔ)單元通信接口進(jìn)行閃存存儲(chǔ)器的數(shù)據(jù)通信。
7、 如權(quán)利要求6所述的與帶有閃存存儲(chǔ)的主板配合使用的閃存存儲(chǔ)單元，其特征在于所述的閃存存儲(chǔ)器包括單個(gè)閃存芯片或包括相互級(jí)聯(lián)的至少二閃存芯片。
8、 一種基于集成閃存存儲(chǔ)單元的主板實(shí)現(xiàn)數(shù)據(jù)通信控制的讀取方法，其 特征在于，所述的讀取方法包含以下步驟直接內(nèi)存訪問(wèn)控制器和閃存控制器接收讀取控制命令； 閃存控制器控制集成閃存存儲(chǔ)單元將數(shù)據(jù)發(fā)送到緩存； 直接內(nèi)存訪問(wèn)控制器控制緩存將數(shù)據(jù)發(fā)送到內(nèi)存。
9、 如權(quán)利要求8所述的基于集成閃存存儲(chǔ)單元的主板實(shí)現(xiàn)數(shù)據(jù)通信控制 的讀取方法，其特征在于在所述的直接內(nèi)存訪問(wèn)控制器控制緩存將數(shù)據(jù)發(fā) 送到內(nèi)存步驟后，還包括對(duì)讀取數(shù)據(jù)錯(cuò)誤檢測(cè)和修正的步驟。
10. —種基于集成閃存存儲(chǔ)單元的主板實(shí)現(xiàn)數(shù)據(jù)通信控制的寫入方法，其 特征在于，所述的寫入方法包含以下步驟內(nèi)存訪問(wèn)控制器和閃存控制器接收寫入控制命令； 直接內(nèi)存訪問(wèn)控制器控制要寫入的數(shù)據(jù)從內(nèi)存寫入到緩存中； 閃存控制器對(duì)閃存存儲(chǔ)單元分配地址； 閃存控制器將li存中的凝:據(jù)寫入到閃存存儲(chǔ)單元中。
11、如權(quán)利要求IO所述的基于集成閃存存儲(chǔ)單元的主板實(shí)現(xiàn)數(shù)據(jù)通信控 制的寫入方法，其特征在于所述的閃存控制器對(duì)閃存存儲(chǔ)單元分配地址步 驟前，還包括保證讀寫數(shù)據(jù)對(duì)應(yīng)到無(wú)缺陷的地址的映射步驟。
全文摘要
本發(fā)明提供一種集成閃存存儲(chǔ)單元的主板，主板上包括內(nèi)存控制模塊和輸入/輸出控制模塊，還包括集成閃存存儲(chǔ)單元，集成在主板上用于存儲(chǔ)數(shù)據(jù)；閃存控制器，與集成閃存存儲(chǔ)單元相連，接收輸入/輸出控制模塊的指令，控制集成閃存存儲(chǔ)單元的通信；直接內(nèi)存訪問(wèn)控制器，協(xié)同閃存控制器控制集成閃存存儲(chǔ)單元的通信。本發(fā)明提供的帶有閃存存儲(chǔ)的主板，利用閃存讀寫速度快、抗震性好、低功耗的優(yōu)點(diǎn)，以閃存為存儲(chǔ)介質(zhì)構(gòu)成計(jì)算機(jī)的存儲(chǔ)單元，閃存直接集成到主板上，也簡(jiǎn)化了電路，減小體積和重量。根據(jù)閃存本身的特點(diǎn)，這種閃存存儲(chǔ)單元較硬盤的速度更快，功耗噪聲更低，而且安全性更好。
文檔編號(hào)G06F1/16GK101539785SQ20081008405
公開日2009年9月23日 申請(qǐng)日期2008年3月21日 優(yōu)先權(quán)日2008年3月21日
發(fā)明者松 林 申請(qǐng)人:深圳市朗科科技股份有限公司