專利名稱：靜電放電測(cè)試裝置和方法
技術(shù)領(lǐng)域：
本發(fā)明涉及用于識(shí)別ESD以及閂鎖(Latch up)集成電路設(shè)計(jì)或概念中薄弱環(huán)節(jié)的程控裝置和方法。
集成到半導(dǎo)體芯片中的半導(dǎo)體電路包含被稱為ESD的保護(hù)電路，用于保護(hù)輸入或輸出(I/O端口)不至遭受靜電過(guò)電壓以及所引起的靜電放電(ESD＝Electrostatic Discharge靜電放電)。ESD保護(hù)元件可形成為，比如，半導(dǎo)體開關(guān)元件、雙極晶體管、二極管或其混合。已經(jīng)知道ESD保護(hù)元件通常有許多實(shí)施方案，所以下面不再對(duì)它們的構(gòu)造和功能進(jìn)行更詳細(xì)的討論。
這些ESD保護(hù)電路通常連接在一個(gè)集成電路的輸入通道(path)和要保護(hù)的輸入或輸出終端之間，如果注入一個(gè)在極端情況下可致使該集成電路損壞的寄生過(guò)電壓脈沖，這些ESD保護(hù)電路能確保將ESD保護(hù)元件接通，從而使該寄生過(guò)電壓脈沖經(jīng)傳導(dǎo)而消除。
這樣，重要的是要盡可能準(zhǔn)確了解所預(yù)料的ESD干擾脈沖，以便盡可能使相應(yīng)的ESD保護(hù)結(jié)構(gòu)的設(shè)計(jì)和尺度與之適應(yīng)。為了模擬干擾信號(hào)的注入，經(jīng)常利用所知道的人體模型(HBM)來(lái)模擬峰值為幾個(gè)安培并持續(xù)約100ns的寄生電流。HBM模型的等效電路提供一種低-通濾波器，該濾波器由一個(gè)約100pF的電容和一個(gè)約1.5kΩ的阻抗組成。當(dāng)預(yù)料的干擾脈沖是由人引起時(shí)，通常采用HBM模型?？蛇x的，還可以想象ESD脈沖是由金屬物體引起的。這種情況下，則采用所知道的機(jī)器模型(MM)。此外，還有一些別的模型，諸如大家知道的帶電裝置模型(CDM)，其中假設(shè)集成電路本身電荷外溢，干擾脈沖的出現(xiàn)是向地放電的結(jié)果。這些模型用于模擬預(yù)料的寄生干擾脈沖，并用來(lái)設(shè)計(jì)與所預(yù)料的干擾脈沖相匹配的相應(yīng)ESD保護(hù)結(jié)構(gòu)。
隨著電子學(xué)系統(tǒng)和集成電路，比如專用集成電路(ASIC)或“芯片上的系統(tǒng)“(SOC)，的復(fù)雜程度增加，應(yīng)當(dāng)對(duì)這些電路和系統(tǒng)的測(cè)試和校驗(yàn)賦予越來(lái)越重要的意義。在這種校驗(yàn)期間，相關(guān)系統(tǒng)的特性要被證明是否合格并被量化。
再有，隨著運(yùn)行速度要求越來(lái)越高，工作電壓更低，且單個(gè)部件的封裝密度更高，并且特別要求提供越來(lái)越有利的電路，這都增加了集成電路中ESD保護(hù)的重要性。這一般導(dǎo)致電介質(zhì)層越來(lái)越薄，摻雜濃度越來(lái)越高而且具有急劇的摻雜過(guò)渡，越來(lái)越高的電場(chǎng)。每一個(gè)這種因素都導(dǎo)致要提高ESD效應(yīng)的靈敏度。
除此之外還有一個(gè)事實(shí)，即高度復(fù)雜集成電路的系統(tǒng)特性越來(lái)越受到集成硬件和應(yīng)用軟件，比如由設(shè)備制造商提供的應(yīng)用軟件，之間互相影響的制約，所以在近代系統(tǒng)中不能再脫離應(yīng)用軟件對(duì)硬件進(jìn)行單獨(dú)評(píng)估。由于通常以硬件為基礎(chǔ)的系統(tǒng)的主要特性在開發(fā)初期就已被限定，所以關(guān)鍵是，在與應(yīng)用軟件的相互影響中要確定各自的最佳結(jié)構(gòu)，特別是，該結(jié)構(gòu)在關(guān)于ESD保護(hù)方面要做得盡可能完善。
即使要保護(hù)的集成電路的ESD保護(hù)結(jié)構(gòu)是最佳設(shè)計(jì)，一般來(lái)說(shuō)，也不可能完全消除對(duì)ESD靈敏度的排除。其原因在于集成電路的復(fù)雜程度日益增長(zhǎng)，集成電路中甚至相鄰電路各模塊之間都會(huì)有或正或負(fù)的相互影響。相鄰電路各自零件做得越小，相鄰電路零件相互間排列得越密集，各零件之間的影響就變得越嚴(yán)重。集成電路單個(gè)電路零件的這種相互作用是由該集成電路的特定設(shè)計(jì)造成的。要獲得有關(guān)一個(gè)集成電路的特定設(shè)計(jì)如何影響ESD保護(hù)的信息，在當(dāng)前只有在設(shè)計(jì)階段之后才有可能，比如采用該集成電路的原型。結(jié)果，在極端情況下，會(huì)導(dǎo)致要重新設(shè)計(jì)該電路?？墒?，關(guān)于這一點(diǎn)的問(wèn)題在于，用近代CMOS，BICMOS或雙極向技術(shù)開發(fā)高度集成電路的周期變得越來(lái)越短。如必須重新設(shè)計(jì)，除了損失時(shí)間之外，這種措施的代價(jià)也太高，因?yàn)椴煌难谀＝M必須非常頻繁地與新設(shè)計(jì)適應(yīng)。
現(xiàn)在，在各種情況下都為集成電路的單個(gè)部件或電路零件提供ESD保護(hù)。這里借助合適的順應(yīng)設(shè)計(jì)規(guī)則和尺度可以單單為這些部件獲取最理想的保護(hù)。然而，這里的問(wèn)題是沒(méi)有考慮各相鄰電路模塊間的相互影響。關(guān)于注入的ESD脈沖，相鄰電路模塊的影響可能有正有負(fù)。在影響是正的情況下，這通常表示，比如，對(duì)電路零件的ESD保護(hù)過(guò)度甚至沒(méi)有必要。但是在影響是負(fù)的情況下，可能對(duì)一個(gè)電路零件的ESD保護(hù)對(duì)該電路零件通常是適當(dāng)?shù)?，不過(guò)現(xiàn)在由于相鄰電路零件的負(fù)面影響將變得不再適當(dāng)，在極端情況下，這種負(fù)面影響可能致使該集成電路受到損壞，或者由于寄生過(guò)電壓脈沖注入的結(jié)果而被損毀。
所以，有一段時(shí)間曾一直致力于允許對(duì)集成電路ESD阻抗估算的設(shè)計(jì)，這種集成電路具有典型數(shù)字或混合-信號(hào)IC的復(fù)雜程度。在這種情況下，早在設(shè)計(jì)階段就對(duì)集成電路的ESD功能進(jìn)行檢測(cè)，從而借助一種虛擬的ESD測(cè)試對(duì)其ESD保護(hù)作用進(jìn)行檢測(cè)。
這里，特殊的困難特別在于物理機(jī)制的復(fù)雜性以及要對(duì)全部集成電路進(jìn)行模擬的必要性，因?yàn)橹挥羞@樣才能夠找到關(guān)鍵的ESD電流通道。有關(guān)這一點(diǎn)的問(wèn)題在于，現(xiàn)在所能利用的一些方法即使在結(jié)構(gòu)和概括方面投入巨大的工作量，也幾乎不能使整體半導(dǎo)體芯片ESD保護(hù)模擬有生產(chǎn)價(jià)值地用于預(yù)-芯片階段的集成電路的校驗(yàn)。目前還不可能有商業(yè)手段來(lái)解決這種模擬任務(wù)。


圖1表示了由US 6,493,850 B2所公開的一種公知的用于集成電路ESD校驗(yàn)的ESD模擬系統(tǒng)結(jié)構(gòu)。這里的圖1是綜合US 6,493,850 B2的圖1和圖2而得到的。
這里所描述的ESD模擬系統(tǒng)100有一個(gè)預(yù)處理器100，該預(yù)處理器在輸出處產(chǎn)生供應(yīng)給模擬器130的模擬數(shù)據(jù)120。與模擬器130下游連接的是一個(gè)后處理器140，與后處理器140下游連接的是輸出數(shù)據(jù)發(fā)生器150。US 6,493,850 B2的ESD模擬系統(tǒng)的核心是用于獲取模擬數(shù)據(jù)的預(yù)處理器110。預(yù)處理器110有4個(gè)信息發(fā)生器210，220，230，240。第一信息發(fā)生器210產(chǎn)生一份網(wǎng)絡(luò)清單(Netzliste)，該清單來(lái)自布圖數(shù)據(jù)212(Layout File布圖文件)以及用于不同部件213單個(gè)布線(Schematic File原理圖文件)的數(shù)據(jù)。第二信息發(fā)生器220產(chǎn)生一個(gè)部件模型221。第三信息發(fā)生器230產(chǎn)生數(shù)據(jù)231，該數(shù)據(jù)用于稱作為整體集成電路的安全運(yùn)行狀態(tài)(Safe Operating File安全運(yùn)行文件)。第四信息發(fā)生器240提供模擬條件241。數(shù)據(jù)211，221，231，241一同注入翻譯器250，該翻譯器由此為模擬器130產(chǎn)生模擬輸入數(shù)據(jù)120。
在設(shè)計(jì)一個(gè)集成電路時(shí)，甚至在生產(chǎn)該集成電路之前，為了定量識(shí)別ESD靈敏度和閂鎖效應(yīng)，把數(shù)據(jù)211，221，231，241組合在一起，并將一個(gè)模擬的、量化的ESD事件運(yùn)用于該集成電路的設(shè)計(jì)。由此產(chǎn)生對(duì)于元件設(shè)計(jì)的ESD靈敏度可被觀察和定量分析。從而估算出設(shè)計(jì)中關(guān)鍵的重點(diǎn)數(shù)值并將ESD保護(hù)元件的故障記錄下來(lái)。通過(guò)全部模擬過(guò)程后，最后輸出一份清單，清單給出那些運(yùn)行正確的ESD保護(hù)元件和位置，也給出那些不合格的ESD保護(hù)元件和位置。這個(gè)信息可用于去優(yōu)化有關(guān)改進(jìn)ESD保護(hù)的設(shè)計(jì)。
但是，為了估算一個(gè)設(shè)計(jì)的ESD阻抗，在US 6,493,850當(dāng)中，根據(jù)對(duì)集成電路物理模型高度準(zhǔn)確模擬的要求，需要在概括和建模上付出巨大努力。特別是，由于這時(shí)模擬是在集成電路布圖層次上進(jìn)行的，所以要在概括方面高度努力。為了模擬，需要非常大的計(jì)算機(jī)功率，非常長(zhǎng)的計(jì)算時(shí)間，從而延長(zhǎng)了全部集成電路的預(yù)-開發(fā)階段。
此外，ESD靈敏度的模擬極度依賴于對(duì)集成電路物理模型的準(zhǔn)確了解。但是，這并不總是可行的，因此這里模擬的可靠程度不是特別高。
更深一層的缺點(diǎn)是，在模擬ESD靈敏度期間，這時(shí)沒(méi)有對(duì)技術(shù)工藝參數(shù)和設(shè)計(jì)環(huán)境的變異進(jìn)行考慮。
在US 6,493,850 B2中只對(duì)集成電路的全部布圖進(jìn)行ESD校驗(yàn)。在布圖階段之前，比如，在設(shè)計(jì)階段或者在產(chǎn)品分辨階段，或者在其之后立即進(jìn)行校驗(yàn)，這里都是不可能的，以至于只能比較遲才能給出ESD測(cè)試數(shù)據(jù)，這就意味著集成電路的開發(fā)時(shí)間持續(xù)得相對(duì)要長(zhǎng)。
所以本發(fā)明針對(duì)的目標(biāo)是，在集成電路設(shè)計(jì)階段或緊接其設(shè)計(jì)階段后，為定量模擬集成電路的ESD事件提供一種排列和方法。特別是，這個(gè)方法的排列應(yīng)該足夠靈活，可適用于特大范圍的集成電路以及擴(kuò)展范圍的設(shè)計(jì)、工藝過(guò)程和技術(shù)變化。另一個(gè)目標(biāo)是降低開發(fā)周期，特別是對(duì)于新近開發(fā)的集成電路，要減少其設(shè)計(jì)周期。
根據(jù)本發(fā)明，這些目標(biāo)中至少有一個(gè)可通過(guò)具有權(quán)利要求1特征的系統(tǒng)，以及具有權(quán)利要求4特征的方法來(lái)達(dá)到。
本發(fā)明的基本想法是，在一個(gè)高度復(fù)雜集成電路的設(shè)計(jì)和概念的早期階段發(fā)現(xiàn)其ESD概念中的薄弱環(huán)節(jié)并專門校正它們。為了這個(gè)目的，本發(fā)明提供了一種(計(jì)算機(jī))系統(tǒng)和一種模擬方法，利用這種系統(tǒng)和方法，將軟件應(yīng)用于集成電路的一個(gè)虛擬ESD模型，可以在開發(fā)的極早階段對(duì)所開發(fā)的集成電路的半導(dǎo)體芯片的ESD特性進(jìn)行測(cè)定和分析。
借助在設(shè)計(jì)階段進(jìn)行虛擬ESD校驗(yàn)，可及時(shí)探測(cè)到集成電路設(shè)計(jì)引起的ESD薄弱環(huán)節(jié)，從而有可能為集成電路提供優(yōu)化的ESD保護(hù)，特別是，對(duì)集成電路的開發(fā)和校驗(yàn)可以非常迅速，從而使制造在成本上更加合算。
本發(fā)明方法和按照本發(fā)明的裝置與US 6,493,850 B2的主題的不同之處基本上可表示如下1.按照本發(fā)明，可為ESD模擬創(chuàng)建一份高效的、經(jīng)高度概括的網(wǎng)絡(luò)清單。按照本發(fā)明的網(wǎng)絡(luò)清單并不包含集成電路制圖所需要的全部數(shù)據(jù)。取代的做法是，最后也不限定輸入數(shù)據(jù)或者來(lái)自網(wǎng)絡(luò)清單的數(shù)據(jù)，而是能夠根據(jù)更進(jìn)一步的模擬進(jìn)行修改。此外，由于呈現(xiàn)的輸入數(shù)據(jù)形式非常概括，故而數(shù)據(jù)的范圍顯著縮減。
本發(fā)明這份縮減的網(wǎng)絡(luò)清單形成了本發(fā)明方法和系統(tǒng)的核心。但不管怎樣，該網(wǎng)絡(luò)清單應(yīng)該具有至少有關(guān)集成電路下列關(guān)鍵元件的數(shù)據(jù)-該集成電路殼體內(nèi)的各金屬連接(分組路由，外合等)；-總線電阻；-ESD保護(hù)元件，包括它們?cè)贓SD運(yùn)作時(shí)的行為；-對(duì)整個(gè)電流分布貢獻(xiàn)出重要ESD電流通道的電路元件；-為最大允許電壓差或電流分布明確限定附加邊界條件的各關(guān)鍵寄生部件；2.在設(shè)計(jì)初期就具體表現(xiàn)出有關(guān)ESD模擬以及為模擬所需的ESD數(shù)據(jù)的可用性，特別是ESD網(wǎng)絡(luò)清單所需的數(shù)據(jù)。故而可在設(shè)計(jì)階段及時(shí)提供必要的ESD保護(hù)措施。最終的布圖，以及單個(gè)部件最后的接線這時(shí)都不需要全部呈現(xiàn)出來(lái)。所以如果這些呈現(xiàn)得不完整，而只是部分呈現(xiàn)，也是足夠的。
3.有一種分級(jí)模擬逼近方法，能夠在整個(gè)系統(tǒng)的模擬期間利用一個(gè)簡(jiǎn)化概括的ESD模型代替已進(jìn)行ESD模擬或ESD測(cè)試的集成電路模塊。同時(shí)，這意味著，來(lái)自那些已經(jīng)進(jìn)行模擬的電路零件或電路模塊關(guān)于ESD保護(hù)的數(shù)據(jù)能夠被再次應(yīng)用于類似的電路模塊，電路零件或電路元件(單元)，所以這樣有可能省略附加的模擬。通過(guò)這個(gè)辦法，可以避免對(duì)集成電路相同的單元進(jìn)行連續(xù)重復(fù)不必要的估算，這也就意味全部集成電路模擬的穩(wěn)定性和速度得到提高。
4.按照本發(fā)明，對(duì)各電路元件，ESD保護(hù)元件和寄生元件的ESD行為進(jìn)行了模擬描述。在描述過(guò)程中特別描寫了下列物理特性，并且在模擬上盡可能費(fèi)力最小而收斂行為盡可能最好-對(duì)所論元件的擊穿和大-電流行為的表征；-對(duì)于可能產(chǎn)生的快返回(snap-back)行為，諸如發(fā)生在半導(dǎo)體開關(guān)元件和雙極晶體管中的快返回行為，的描述；-對(duì)快返回行為和擊穿行為與瞬態(tài)效應(yīng)之間關(guān)系的表征，就是說(shuō)在電壓和電流的快速瞬變期間的瞬態(tài)效應(yīng)，如許多ESD事件的典型瞬態(tài)效應(yīng)；-電流降和電壓降的故障標(biāo)準(zhǔn)。
5.本發(fā)明在模擬中還要考慮不準(zhǔn)確性，分散性和/或引起ESD關(guān)鍵部件參數(shù)漲落的工藝技術(shù)。此外，還對(duì)被稱作為最壞事例的結(jié)構(gòu)進(jìn)行可靠的識(shí)別。在考慮這種最壞事例時(shí)，盡可能將所有的條件，影響和變化予以合并考慮，使得能夠，特別是在外部參數(shù)，諸如溫度，技術(shù)參數(shù)或者工藝參數(shù)改變的情況下，提供獨(dú)立性。從而本發(fā)明方法在考慮這樣一種最壞事例的ESD表征方面也得到校驗(yàn)。
6.另外，突出的優(yōu)點(diǎn)在于，為了對(duì)ESD元件和集成電路建模所必須花費(fèi)比用已知的方法和系統(tǒng)大為減少。尤其是，從前各種緊湊的模擬逼近方法迄今一直沒(méi)有導(dǎo)致有效的模擬解決方案，這是因?yàn)?，由于為了?fù)雜的ESD緊湊模型高度致力于概括和表征，既不能及時(shí)提供合適的模擬設(shè)備，也沒(méi)有提供合理的資源。本發(fā)明模擬系統(tǒng)以高度簡(jiǎn)化模型運(yùn)作，而又具有足夠的確定性，沒(méi)有上述這些缺點(diǎn)。其原因在于，和從前的解決方案明顯不同，本發(fā)明模擬系統(tǒng)執(zhí)行的是一種ESD表征的排列分析(permutatorische Analyse)，這種排列逼近方法根據(jù)的是一種從蒙特卡羅法推導(dǎo)出來(lái)的方法。從數(shù)學(xué)觀點(diǎn)看，所做的是電路元件或電路模塊的ESD模式的一種特殊排列，目的是把最壞事例狀態(tài)可靠地提取出來(lái)。為了進(jìn)一步減少工作量，不是對(duì)所有可能的排列進(jìn)行模擬，而只是對(duì)被預(yù)處理器分了等級(jí)作為關(guān)鍵的排列從頭到尾地進(jìn)行模擬。
這里的優(yōu)點(diǎn)特別在于，并不需要用復(fù)雜的物理上嚴(yán)格的模型和細(xì)節(jié)去模擬實(shí)際行為，比如一份與事實(shí)相符的網(wǎng)絡(luò)清單。而是在所有待可靠發(fā)現(xiàn)的可能結(jié)構(gòu)中，只需要最關(guān)鍵的就足夠了。要做到這一點(diǎn)，比方，可以通過(guò)考驗(yàn)相應(yīng)有關(guān)的排列，隨后把最壞的事例篩選出外即可。與已知的方法和排列，如開始提及的US 6,493,850 B2所公開的，相比較，這樣做可顯著簡(jiǎn)化并加速全部的ESD模擬。
本發(fā)明有利的改進(jìn)和擴(kuò)展在下面的從屬權(quán)利要求和參考附圖所作的描述中顯現(xiàn)出來(lái)。
下面利用以示意圖表示的實(shí)施方案范例對(duì)本發(fā)明進(jìn)行更詳細(xì)的解釋，這些圖是
圖1表示，如US 6,493,850 B2所公開的，在集成電路設(shè)計(jì)階段之后為進(jìn)行ESD校驗(yàn)的一個(gè)已知的ESD模擬系統(tǒng)結(jié)構(gòu)；圖2表示按照本發(fā)明的一個(gè)ESD模擬系統(tǒng)結(jié)構(gòu)，用以闡明按照本發(fā)明在設(shè)計(jì)階段為校驗(yàn)集成電路的ESD模擬；圖3是一個(gè)示意性圖解，利用這個(gè)圖高度概括地描述一個(gè)集成電路產(chǎn)品說(shuō)明，用于分析該ESD模擬的概念；圖4示意顯示出一個(gè)典型ESD事件快返回行為的電流-電壓特性，利用該圖可解釋本發(fā)明的模擬策略；圖5表示一個(gè)為闡明排列ESD模擬方法的簡(jiǎn)化ESD電路；以及圖6表示一個(gè)用以闡明稱作為預(yù)-運(yùn)行選擇方法的ESD電路。
圖2-6中，對(duì)相同的以及功能相同的元件，特色和信號(hào)，如果不格外說(shuō)明，一直標(biāo)以同樣的附圖標(biāo)記。
圖2表示的是按照本發(fā)明的ESD模擬系統(tǒng)的結(jié)構(gòu)，用以闡明本發(fā)明的ESD模擬如何校驗(yàn)已處于預(yù)-芯片階段或設(shè)計(jì)階段的集成電路。
圖2中按照本發(fā)明的ESD模擬系統(tǒng)用附圖標(biāo)記1標(biāo)明。按照本發(fā)明的ESD模擬系統(tǒng)1以概略形式由三個(gè)部分2，3，4構(gòu)成a)一個(gè)用于ESD概念的文檔資料系統(tǒng)2；b)一個(gè)ESD測(cè)試模擬器3；c)一個(gè)分析系統(tǒng)4。
在此，分析系統(tǒng)4與ESD測(cè)試模擬器3的下游連接，該模擬器又與文檔資料系統(tǒng)2的下游連接。此外，分析系統(tǒng)4可包含一個(gè)輸出發(fā)生器5，以便輸出由模擬系統(tǒng)1確定的模擬數(shù)據(jù)。
下面將按圖2確切描述ESD模擬系統(tǒng)1的詳細(xì)結(jié)構(gòu)和準(zhǔn)確功能。在此，模擬系統(tǒng)1的硬件部件用長(zhǎng)方形塊標(biāo)明，而相應(yīng)的數(shù)據(jù)，如輸入數(shù)據(jù)，輸出數(shù)據(jù)，模擬數(shù)據(jù)等用圓形塊標(biāo)明。
文檔資料系統(tǒng)2包含一個(gè)預(yù)處理器10。數(shù)據(jù)11-13供應(yīng)給預(yù)處理器10。數(shù)據(jù)11包含對(duì)要開發(fā)的集成電路芯片說(shuō)明的數(shù)據(jù)。從而數(shù)據(jù)11就包含了對(duì)設(shè)計(jì)和產(chǎn)品的說(shuō)明，比如包含以下有關(guān)各項(xiàng)的數(shù)據(jù)焊盤環(huán)(pad ring)，殼體(封裝)，外合芯片，集成電路的各單個(gè)單元以及它們的連接，各I/O端口等。這些數(shù)據(jù)11以高度概括的方式呈現(xiàn)。所以數(shù)據(jù)11包含了集成電路的概念數(shù)據(jù)，就是說(shuō)包含了對(duì)集成電路示意的或圖解式的說(shuō)明，比如是用戶易于了解的描述。與此不同的是，集成電路一份完整網(wǎng)絡(luò)清單的全部數(shù)據(jù)是異常復(fù)雜的，是用戶不易了解或者能夠運(yùn)用的。來(lái)自ESD數(shù)據(jù)庫(kù)的數(shù)據(jù)12包含集成電路已經(jīng)通過(guò)ESD校驗(yàn)和已經(jīng)過(guò)ESD-表征的各電路元件和電路零件。數(shù)據(jù)12儲(chǔ)存在一個(gè)ESD數(shù)據(jù)庫(kù)中(模塊式數(shù)據(jù)庫(kù))。這樣，數(shù)據(jù)12包含稱作為安全運(yùn)行狀態(tài)，就是說(shuō)，數(shù)據(jù)12包含一些電氣參數(shù)，在這些電氣參數(shù)內(nèi)該集成電路能夠行使功能。數(shù)據(jù)13包含的數(shù)據(jù)來(lái)自不同的ESD測(cè)試標(biāo)準(zhǔn)，比如，現(xiàn)在要采用的無(wú)論是HBM模型，MM模型和/還是CDM模型。
數(shù)據(jù)11-13共同注入預(yù)處理器10，并在那里被處理。預(yù)處理器10由數(shù)據(jù)11-13生成輸入數(shù)據(jù)15，16，用于ESD模擬器3中的模擬。輸入數(shù)據(jù)15與來(lái)自集成電路網(wǎng)絡(luò)清單的數(shù)據(jù)近似相當(dāng)。但是，這些數(shù)據(jù)15還一直沒(méi)有被限定，仍然可以根據(jù)進(jìn)一步的模擬進(jìn)行修改。此外，這里它們的數(shù)據(jù)范圍顯著比較小，這是因?yàn)椋貏e是，輸入數(shù)據(jù)11是以非常概括的形式給出的。預(yù)處理器10還產(chǎn)生包含ESD重點(diǎn)計(jì)劃(Stress plan)的輸入數(shù)據(jù)16。ESD重點(diǎn)計(jì)劃可理解為是一份由模擬器處理的ESD單個(gè)事件清單。來(lái)自網(wǎng)絡(luò)清單的數(shù)據(jù)15和來(lái)自ESD重點(diǎn)計(jì)劃的數(shù)據(jù)16被注入ESD模擬器3。
另外，預(yù)處理器10根據(jù)產(chǎn)品說(shuō)明推導(dǎo)出附加的分析標(biāo)準(zhǔn)用于整個(gè)集成電路，并用數(shù)據(jù)庫(kù)的數(shù)據(jù)對(duì)它們進(jìn)行處理。這些已經(jīng)呈現(xiàn)的分析數(shù)據(jù)有利地并不被注入連接在其下游的ESD測(cè)試模擬器3，而是把這些分析數(shù)據(jù)通過(guò)途徑14直接注入分析系統(tǒng)4，因?yàn)檫@里已經(jīng)有了全部分析數(shù)據(jù)，這些數(shù)據(jù)來(lái)自，比如較早的一些模擬輪次。這樣，已經(jīng)存在的模擬結(jié)果能夠被繼續(xù)用于分析，而不必去啟動(dòng)重復(fù)耗時(shí)的ESD模擬。
ESD模擬器3具有一個(gè)安置有前模擬器19和后模擬器20的模擬通道18。模擬數(shù)據(jù)15和ESD重點(diǎn)數(shù)據(jù)16在這里被組合，以便為模擬通道18提供輸入數(shù)據(jù)21。這些輸入數(shù)據(jù)21首先被注入前模擬器19。前模擬器19利用它們產(chǎn)生輸入數(shù)據(jù)22，該數(shù)據(jù)又依次形成為后模擬器20的輸入數(shù)據(jù)。
自前模擬器19的輸入數(shù)據(jù)21獲得的多條信息又被注入ESD模擬器3的排列通道23，只有來(lái)自要改變排列順序的電路元件或電路零件的數(shù)據(jù)24才被選擇。來(lái)自要改變排列順序的電路元件或電路零件的數(shù)據(jù)24被注入排列控制器25。這樣一種簡(jiǎn)化的排列只能夠，比方，提供給那些，比方，認(rèn)為是ESD關(guān)鍵的電路元件或電路零件。ESD關(guān)鍵的電路元件或電路零件可以是那些，比方，顯示出快返回行為的電路元件或電路零件，所以在后模擬器20中，在排列控制器25的控制下，只對(duì)那些對(duì)于尋找最壞結(jié)構(gòu)是關(guān)鍵的電路零件或電路模塊，用不同ESD電路模式，比方擊穿或快返回，模擬它們的ESD阻抗。
這樣，就產(chǎn)生了一種兩段模擬過(guò)程，在第一模擬過(guò)程中(前模擬器19)，比方，所限定的各電路零件或電路模塊可能都是ESD關(guān)鍵的，并在第二模擬過(guò)程中(后模擬器20)只對(duì)這些關(guān)鍵的電路零件或電路模塊研究其ESD特性。下文中，這一點(diǎn)也被標(biāo)明為排列逼近。
ESD模擬器3還有一個(gè)用于控制ESD模擬的監(jiān)控器17(重點(diǎn)計(jì)劃控制器)。監(jiān)控器17控制ESD模擬器3的順序，尤其是對(duì)前模擬器19，后模擬器20，排列控制器25以及事件收集器26的順序進(jìn)行控制。
監(jiān)控器17和預(yù)處理器10還一起共同啟動(dòng)對(duì)模擬數(shù)據(jù)15和ESD網(wǎng)絡(luò)清單的預(yù)-分析。對(duì)于一個(gè)給定ESD負(fù)載可能是關(guān)鍵的集成電路各自電路元件或電路零件進(jìn)行檢測(cè)，并且由此首先創(chuàng)建出一份減縮的而且優(yōu)化的網(wǎng)絡(luò)清單，用于進(jìn)一步分析各自單個(gè)重點(diǎn)事件。同時(shí)，由此為排列控制器25推導(dǎo)出多個(gè)排列條件，據(jù)此，這些被檢測(cè)為相關(guān)的電路元件或電路零件的現(xiàn)有模型被系統(tǒng)地轉(zhuǎn)換成它們的不同ESD模式。這個(gè)排列順序以排列數(shù)據(jù)24的形式形成文件并受排列控制器25控制。然后，后模擬器20為各個(gè)不同的模型設(shè)置處理ESD結(jié)果。
從兩段模擬過(guò)程獲得的模擬結(jié)果，無(wú)論是否還要繼續(xù)處理，或者認(rèn)為已達(dá)到要求而被用作輸出數(shù)據(jù)27，都將被收集到連接在下游的數(shù)據(jù)收集器26中。
監(jiān)控器17就是這樣控制了一個(gè)單個(gè)ESD事件的全部模擬。按照本發(fā)明方法的突出優(yōu)點(diǎn)就在于，除了一個(gè)單個(gè)ESD事件，所有其它理論上可能的ESD事件都能夠用類似方式進(jìn)行處理和評(píng)估。所以有可能在同樣程度上對(duì)已知是最壞事例的情節(jié)進(jìn)行模擬和分析，在考慮所有可能的ESD關(guān)鍵條件的同時(shí)，進(jìn)行ESD模擬。但是對(duì)于這些事件中的每一個(gè)，并不需要處理全部的模擬過(guò)程。而是，在模擬一個(gè)新ESD事件期間，可方便地并入已被模擬的多個(gè)ESD事件的結(jié)果，借助這種方法，能夠使得把進(jìn)行整個(gè)模擬的開銷有利地減到最低。
監(jiān)控器17還具有能夠被隨時(shí)中斷模擬的特殊優(yōu)點(diǎn)。這可以是一種應(yīng)急手段，特別是，在模擬剛剛開始或者已經(jīng)在運(yùn)行，監(jiān)控器17檢測(cè)到一個(gè)電路元件或電路零件發(fā)生故障，該故障會(huì)造成一個(gè)ESD事件。這種情況下，在發(fā)生第一次故障后就可方便地立即中斷模擬，并且能夠把在處理有關(guān)故障類型和故障電路元件或電路零件的位置中所獲得的結(jié)果收集起來(lái)。這些數(shù)據(jù)28而后可被用來(lái)對(duì)專用數(shù)據(jù)11，12進(jìn)行恰當(dāng)?shù)母木?。和開始提到的US 6,493,850 B2不同，這里不必把模擬進(jìn)行到底，特別是在非常復(fù)雜的集成電路情況下，模擬的持續(xù)時(shí)間非常長(zhǎng)。這樣做，能夠顯著降低為模擬花費(fèi)的力量和模擬時(shí)間。
此外，ESD分析系統(tǒng)4與ESD模擬器3的下游連接。ESD分析系統(tǒng)4具有一個(gè)分析裝置30。該分析裝置30通常具有一個(gè)后處理器30。分析裝置30的輸入由輸出數(shù)據(jù)27供應(yīng)。而且數(shù)據(jù)31也通過(guò)通道14供應(yīng)給后處理器30。如上面已經(jīng)提到過(guò)，數(shù)據(jù)31包含用于全局的故障標(biāo)準(zhǔn)數(shù)據(jù)。除了用于單個(gè)電路元件或電路零件的局部故障標(biāo)準(zhǔn)(數(shù)據(jù)27)外，如上面所描述過(guò)這些電路元件或電路零件是在ESD模擬器3中被處理的，這里有利的是還可能把全局故障機(jī)制并入來(lái)用于ESD檢測(cè)。這種全局故障機(jī)制能夠提供，比如，有關(guān)ESD特性方面相鄰電路零件或電路模塊相互之間的正的或負(fù)的影響程度的信息。這些故障數(shù)據(jù)31與局部數(shù)據(jù)27一同被注入分析裝置30中，裝置30接著對(duì)這些數(shù)據(jù)27，31進(jìn)行模擬分析。分析裝置30對(duì)這些數(shù)據(jù)27，31的物理有效性和可表達(dá)性進(jìn)行估算。并標(biāo)記出那些具有物理上有關(guān)ESD故障標(biāo)準(zhǔn)的模擬過(guò)程。根據(jù)由用戶選擇出的篩選方法，對(duì)來(lái)自所有ESD重點(diǎn)順序的數(shù)據(jù)以及相關(guān)的排列進(jìn)行處理，并以適當(dāng)?shù)臄?shù)據(jù)結(jié)構(gòu)33輸出。
這樣，分析裝置30建立了產(chǎn)生在ESD模擬器3中的局部故障數(shù)據(jù)27，并且與直接由預(yù)處理器10提供的全局分析標(biāo)準(zhǔn)31共同繼續(xù)對(duì)集成電路或單個(gè)電路零件進(jìn)行ESD特性分析。以此作為起始點(diǎn)，設(shè)計(jì)推薦32能夠另外地或者可選地被推導(dǎo)出來(lái)，通過(guò)通道34作為改進(jìn)措施被引入產(chǎn)品ESD概念說(shuō)明，然后結(jié)束全部設(shè)計(jì)循環(huán)。特別是，這些設(shè)計(jì)推薦32能夠用于優(yōu)化數(shù)據(jù)11，12，從而使輸入數(shù)據(jù)15，16也得到優(yōu)化。
另外或者可選地，這些結(jié)果以及從后處理器30獲得的數(shù)據(jù)33還能夠供應(yīng)給輸出發(fā)生器35，該輸出發(fā)生器35輸出這些數(shù)據(jù)33。
預(yù)處理器10和后處理器30直接共同運(yùn)作，還能方便地不必重復(fù)模擬而進(jìn)行各種分析任務(wù)。這時(shí)可省去在ESD模擬器3中的模擬，這就意味，可以顯著節(jié)省模擬工作量。
圖3是一個(gè)示意性圖解，利用這個(gè)圖可以把集成電路高度概括的產(chǎn)品說(shuō)明用來(lái)分析ESD模擬概念。
這里，附圖標(biāo)記40標(biāo)明一個(gè)集成電路的布圖。布圖40在其外圍具有輸出終端41(I/O端口)。在本事例中這些輸出終端41的形式為，比如，集成電路的焊接區(qū)(Bondpad)。附圖標(biāo)記42標(biāo)明該集成電路。集成電路42在其外圍有輸入/輸出單元43(I/O單元)。通過(guò)輸入/輸出單元43集成電路42能夠通過(guò)焊絲44連接到輸出終端41。此外，部件40在其外圍有導(dǎo)電軌道45，這些軌道，比方，可具有預(yù)先確定的電位，比如施加給它們的一個(gè)參考電位或電源電位。
本范例實(shí)施方案中的集成電路42包含兩個(gè)電路模塊46，47。電路模塊46，47通過(guò)連線48與輸入/輸出單元43連接。電路模塊46，47還可以通過(guò)另外的連線49相互連接。電路模塊46，47可形成為單個(gè)電路元件，單個(gè)電路元件群，整體的功能組件或者類似的。通常，這些電路模塊形成為庫(kù)單元(模塊式)，使得單個(gè)元件，接線模式及其特性可由各自庫(kù)單元的軟件說(shuō)明。
利用傳統(tǒng)的ESD模擬系統(tǒng)和方法耐，只能檢查單個(gè)的電路模塊46，47，模擬它們的ESD阻抗。而現(xiàn)在按照本發(fā)明的ESD模擬系統(tǒng)以及本發(fā)明ESD方法的突出優(yōu)點(diǎn)在于，在ESD模擬和分析期間，這些不同電路模塊46，47相互之間的影響也能夠被合并考慮。到目前為止，用傳統(tǒng)的模擬方法和ESD模擬系統(tǒng)還不可能這樣做。
另外或可選地，還可以一起考慮在相應(yīng)的布圖40或集成電路42內(nèi)的哪些位置布置所述電路元件或電路部分46，47。本發(fā)明是基于以下認(rèn)識(shí)對(duì)于ESD特性不僅僅必須考慮單個(gè)電路零件和電路模塊以及它們的相互影響，而且還要考慮集成電路42布圖40中的其他各元件。特別是，輸出終端41，輸入/輸出單元43，焊絲44，連線48，49等對(duì)ESD行為和ESD阻抗也有影響。借助本發(fā)明方法，這些元件都被精確地并入ESD校驗(yàn)之中。
因此，這里產(chǎn)生了另外一個(gè)自由度，該自由度特別有關(guān)在集成電路42內(nèi)何處排列單個(gè)電路模塊46，47以及它們相互之間如何布線。
圖4用圖解表示一個(gè)典型ESD事件快返回行為的電流-電壓特性曲線。在這種快返回行為情況下，電流通常最初隨電壓增加而連續(xù)上升，或多或少是線性地，但是后來(lái)，在一個(gè)特定電壓值開始跳回到較低的電流值。這也被標(biāo)明為“快返回”。這是一種非常典型的ESD事件，但是要用模擬來(lái)描述這種類型的特性是極其困難的。
所以本發(fā)明沒(méi)有去嘗試在物理上正確描述這種機(jī)制。代替的做法是，本發(fā)明根據(jù)研究結(jié)果發(fā)現(xiàn)，分別考慮從擊穿分支50的一段以及從快返回分支51的一段就完全足夠了。下面還把這一點(diǎn)標(biāo)明為描述ESD事件的一種排列逼近。這樣，在ESD模擬期間，最初只采用那些沿著擊穿特性曲線50直到快返回點(diǎn)52所排列的值。從停止點(diǎn)53開始，采用的是快返回特性曲線51。這里沒(méi)有對(duì)順行的快返回54進(jìn)行建模，因?yàn)槭紫葘?duì)于該ESD的描述非常困難，第二，這也不相關(guān)。
在一個(gè)具有快返回的ESD事件中，通常并不采用圖4中用虛線說(shuō)明的快返回特性曲線的特性途徑。因此，在模擬過(guò)程中可以把這些區(qū)域排除出去。其結(jié)果就減少了有關(guān)模擬快返回事件的工作量。這種方法之所以節(jié)省時(shí)間，大部分原因可能在于，這里采用的是純DC分析方法來(lái)估算集成電路ESD特性，而不是采用瞬態(tài)分析。當(dāng)然，除此之外，還因?yàn)橛辛硕鄠€(gè)極其簡(jiǎn)化的模型，網(wǎng)絡(luò)清單等。
因此，為模擬一個(gè)ESD事件，相關(guān)的僅僅只是特性曲線50，51的連續(xù)區(qū)域。這就已經(jīng)對(duì)快返回事件產(chǎn)生了非常好的近似。
下面利用圖5和6來(lái)闡明按照本發(fā)明的模擬算法。
圖5中，附圖標(biāo)記50闡明的是一個(gè)簡(jiǎn)單的ESD電路，用以闡明排列ESD模擬方法。該ESD電路60包含一個(gè)輸入61，向61注入的是一個(gè)ESD信號(hào)62，比如一個(gè)HBM電流脈沖。第一電路60優(yōu)選具有兩個(gè)相同的相互并聯(lián)排列的ESD保護(hù)元件63，64，并且它們排列在輸入61和一個(gè)電源電位65，比如一個(gè)參考電位，終端之間。這樣，ESD保護(hù)元件63通過(guò)電阻66直接連接到輸入61，而ESD元件64通過(guò)電阻66連接到輸入61。從而電阻66被裝置在兩個(gè)結(jié)點(diǎn)67，68之間。
為進(jìn)行模擬，向ESD電路60注入一股ESD電流IHBM＝1.3amps。各ESD元件63，64可形成為，比方，一種連接到參考電位的NMOS晶體管，為了描述它們的ESD特性，利用來(lái)自圖3的兩種擊穿特性，所以總共需要模擬4輪。
表1表示圖5中ESD電路的E SD參數(shù)和電路參數(shù)。
表1
表2列出了所有可能的(4種)排列模擬結(jié)果，第一列數(shù)字代表排列索引號(hào)，以二進(jìn)制形式表示，不論標(biāo)明的是第一ESD保護(hù)元件63(第一個(gè)數(shù)字)，還是第二ESD保護(hù)元件64(第二個(gè)數(shù)字)。排列索引號(hào)中的“0”表征擊穿參數(shù)(VBR，RBR)，而“1”表征快返回參數(shù)(VSP，RSP)。
表2
第二和第三列分別表示結(jié)點(diǎn)67和68處的電位，第四和第五列分別表示通過(guò)第一ESD保護(hù)元件63和第二ESD保護(hù)元件64的電流。如所預(yù)料的，在結(jié)點(diǎn)67和68處各個(gè)排列之間的電位顯著不同。
這里應(yīng)當(dāng)注意，排列索引號(hào)為“01”的第三行表示的是一種不實(shí)際的，物理上不適宜的一套模擬。這種排列，即ESD元件63處于擊穿模式，而ESD元件64處于快返回模式，將導(dǎo)致電流0.15amps通過(guò)ESD元件63，而元件63是在其觸發(fā)電流點(diǎn)的遠(yuǎn)端，所以該ESD元件寧可用快返回模式來(lái)進(jìn)行建模。但是，這個(gè)情況已經(jīng)被排列索引號(hào)為“11”的模擬途徑所包含。所以，“01”這套模擬可被標(biāo)記為無(wú)效，故不需要再對(duì)它繼續(xù)考慮。這同樣也適用于模擬“00”，它直接導(dǎo)致留下兩套有效的且物理上適宜的模擬，即排列索引號(hào)為“10”和“11”?？墒?，對(duì)于ESD分析來(lái)說(shuō)只對(duì)最壞事例的情況有興趣。而這種最壞事例情況發(fā)生在結(jié)點(diǎn)68最大電壓降7.6V的時(shí)候。所以只要對(duì)結(jié)點(diǎn)68實(shí)施ESD模擬就可以把這種最壞事例情況用于排列模擬方法。
一些標(biāo)準(zhǔn)復(fù)雜的模擬將僅僅在一個(gè)有效的排列情況下才收斂，不過(guò)這并不一定表示最壞事例的結(jié)構(gòu)。這種情況下還必須另外應(yīng)用蒙特卡羅方法才能可靠地發(fā)現(xiàn)關(guān)鍵的ESD通道。在此應(yīng)當(dāng)再次強(qiáng)調(diào)，為了發(fā)現(xiàn)所有關(guān)鍵的ESD電流通道和電壓分布，采用本發(fā)明排列逼近方法的DC分析是唯一有利而且恰當(dāng)?shù)姆椒?，而傳統(tǒng)的緊湊模擬需要進(jìn)行瞬態(tài)分析來(lái)確定引起快返回模式的元件。可是這要求花費(fèi)多得多的模擬工作量。由于對(duì)N個(gè)快返回元件的模擬輪數(shù)為2N，所以對(duì)于非常復(fù)雜的大型電路排列來(lái)說(shuō)，很快就不可能再處理下去了。因此，本發(fā)明模擬是在應(yīng)用排列方法之前先采用一種稱作為預(yù)-運(yùn)行的程序，目的是從所有可能存在快返回行為的電路元件和電路零件中確定出，有哪些元件和零件在給定的重點(diǎn)條件或者在給定的干擾脈沖情況下能夠真正達(dá)到快返回模式。
在一輪單次模擬中，可對(duì)每個(gè)快返回元件提取出其特性曲線擊穿通道上的最大可能電流IMAX。如果IMAX比ITR小，則正好就不必再考慮這個(gè)電路零件或電路元件了，因?yàn)樗粫?huì)達(dá)到快返回。相反，所有電路元件中的IMAX都比ITR大，而且同時(shí)能夠從中得到最大的IMAX/ITR比值。下面將用圖6解釋這種逼近方法。
圖6表示的是一種ESD電路70的代表，利用該電路能夠進(jìn)行上面提到的預(yù)-運(yùn)行選擇，以便能在排列方法內(nèi)確定出關(guān)鍵的快返回元件。這里圖解說(shuō)明的是相互并聯(lián)排列并具有不同ESD保護(hù)元件的各個(gè)通道。一個(gè)單個(gè)的ESD保護(hù)元件71排列在第一通道。該單個(gè)ESD保護(hù)元件71的擊穿電壓低，從而可考慮是關(guān)鍵的。與此不同，一個(gè)包含兩個(gè)ESD保護(hù)元件72，73的串聯(lián)電路排列在第二通道，所以它們的擊穿電壓高，因而優(yōu)先不被擊穿。假使第三通道是一個(gè)包括電阻75和ESD保護(hù)元件74的串聯(lián)電路，該ESD保護(hù)元件74在這里也是關(guān)鍵的。這些同樣也適用于第四通道，該通道上安置有一個(gè)ESD保護(hù)元件76與一個(gè)二極管77串聯(lián)。在最后一個(gè)通道上裝置的是一個(gè)非關(guān)鍵的單個(gè)ESD保護(hù)元件78。隨著所有這些快返回元件都進(jìn)入擊穿模式，且都具有相應(yīng)于表1實(shí)例的電路參數(shù)的情況下，流過(guò)標(biāo)有叉號(hào)的ESD保護(hù)元件的電流I＞＞ITR，可被視作是ESD關(guān)鍵的。在這個(gè)簡(jiǎn)化的例子中，展現(xiàn)有快返回行為的ESD元件數(shù)目從6個(gè)快返回元件減少成3個(gè)。對(duì)于高度復(fù)雜的集成電路，為模擬所必須考慮的快返回元件數(shù)目也能夠相當(dāng)顯著減少，從而直接導(dǎo)致減少了模擬工作量。
總之，可以確定按照本發(fā)明的系統(tǒng)和按照本發(fā)明的方法是滿足一個(gè)ESD設(shè)計(jì)系統(tǒng)的下述要求的A)為ESD模擬創(chuàng)建一份網(wǎng)絡(luò)清單對(duì)集成電路各單元，特別是其I/O單元，借助，比方ESD專家，按單個(gè)鑒定合格順序首先進(jìn)行ESD測(cè)試，模擬和/或檢查。在這個(gè)時(shí)候是有可能這樣做的，因?yàn)閿?shù)據(jù)量仍然是可理解的。對(duì)于這些已經(jīng)評(píng)估過(guò)的單元，便可產(chǎn)生概括的ESD網(wǎng)絡(luò)清單。這些網(wǎng)絡(luò)清單包括電阻，擊穿元件或快返回元件，它們描述了ESD保護(hù)元件或電路元件的擊穿和高-電流特性，還包括能夠監(jiān)控關(guān)鍵電壓降或關(guān)鍵寄生元件的電壓傳感器。
借助分配表格，在各事例中給相同的或相同類型的I/O單元分配，從ESD觀點(diǎn)看是相同的ESD網(wǎng)絡(luò)清單。關(guān)于相同或相同類型這一點(diǎn)，表示的是各自電路元件或電路零件在預(yù)先確定的ESD事件中存在著相同的ESD特性。通過(guò)這個(gè)措施，可大量減少為I/O單元產(chǎn)生的ESD網(wǎng)絡(luò)清單總數(shù)。比方，采用這種辦法得到數(shù)目為15-20的ESD網(wǎng)絡(luò)清單，已足夠描述包括約100-150單個(gè)單元的單元庫(kù)，對(duì)于它們ESD特性的描述將非常充分。
根據(jù)描述單個(gè)單元在半導(dǎo)體芯片(焊盤環(huán)中的I/O單元)中排列的清單，將這些單個(gè)網(wǎng)絡(luò)清單組合為一份總的網(wǎng)絡(luò)清單。
根據(jù)芯片核心中載流連接的清單，這些電流通道被增添到如此獲得的(焊盤環(huán))網(wǎng)絡(luò)清單中。最后還要把半導(dǎo)體芯片殼體中的連接，包括對(duì)外-連接都補(bǔ)充進(jìn)由此產(chǎn)生的網(wǎng)絡(luò)清單中。
上面已經(jīng)利用圖3的示意解描述了包括單獨(dú)部件的部件ESD概念的組合。
B)在設(shè)計(jì)初期ESD網(wǎng)絡(luò)清單的可利用性由于單元庫(kù)在芯片設(shè)計(jì)起點(diǎn)時(shí)就已經(jīng)是可供利用的，所以要?jiǎng)?chuàng)建總的網(wǎng)絡(luò)清單早已可以利用以下各項(xiàng)的文本說(shuō)明焊盤環(huán)，封裝通道，外合以及芯片核心中的載流通道。這同樣表示，在概念階段一開始，就是說(shuō)甚至在創(chuàng)建接線布圖和電路設(shè)計(jì)(總示意圖)之前，就可以產(chǎn)生總的網(wǎng)絡(luò)清單，并且能夠利用模擬對(duì)芯片進(jìn)行第一次ESD分析。這樣，可早在概念階段就對(duì)相應(yīng)結(jié)果予以考慮，而無(wú)須額外費(fèi)力，這就有利地為ESD模擬大大節(jié)省了計(jì)算工作量和計(jì)算機(jī)功率，從而也就節(jié)省了計(jì)算時(shí)間。
C)分級(jí)模擬逼近采用上面A)所描述的創(chuàng)建ESD網(wǎng)絡(luò)清單方法，已經(jīng)顯示出分級(jí)模擬系統(tǒng)的絕大部分優(yōu)點(diǎn)。然而，單個(gè)單元部分還是包含了好幾百個(gè)電路元件和寄生電路零件?？衫眠m當(dāng)?shù)腅SD模擬，比如借助D)條目所描述的方法，對(duì)它們進(jìn)行研究和優(yōu)化。通過(guò)應(yīng)用模擬或測(cè)試方法對(duì)在半導(dǎo)體材料中適當(dāng)實(shí)施的集成電路進(jìn)行的這種分析，可創(chuàng)建出一個(gè)簡(jiǎn)化的ESD模型，就是說(shuō)可創(chuàng)建出一份簡(jiǎn)化的ESD網(wǎng)絡(luò)清單。該簡(jiǎn)化的ESD網(wǎng)絡(luò)清單，無(wú)論程度如何，包含了所有對(duì)ESD電流通道有顯著貢獻(xiàn)的元件。通過(guò)給簡(jiǎn)化模型配備電流和電壓傳感器，根據(jù)前面對(duì)ESD重點(diǎn)對(duì)象當(dāng)中故障情況的分析，基本上能夠?qū)Ω髯詥卧娜抗收蠙C(jī)制進(jìn)行逐一檢查和說(shuō)明。
這樣，單個(gè)單元對(duì)總網(wǎng)絡(luò)清單有作用的大約僅為10-20個(gè)單個(gè)元件，而不是幾百個(gè)單個(gè)元件。借助這種簡(jiǎn)化，往往第一次就有可能對(duì)整個(gè)半導(dǎo)體芯片進(jìn)行模擬。不管怎樣，這種簡(jiǎn)化至少導(dǎo)致顯著提高總模擬速度并且增加了模擬穩(wěn)定性。
D)ESD行為的模擬說(shuō)明本發(fā)明方法的一個(gè)重要方面來(lái)自于描述快返回行為的排列模擬方法。過(guò)去的模擬逼近曾努力嘗試再現(xiàn)電路或保護(hù)晶體管的ESD行為，利用的是一種包括許多單個(gè)部件、非常緊湊但概括較少的模型。這時(shí)由于所應(yīng)用的緊湊模型復(fù)雜程度高，導(dǎo)致在參數(shù)概括方面要投入巨大工作量，從而需要的計(jì)算時(shí)間過(guò)長(zhǎng)。最后，由于模擬復(fù)雜程度高，往往導(dǎo)致在模擬方面數(shù)字的不穩(wěn)定性。
為了能夠在半導(dǎo)體芯片層次上預(yù)示關(guān)鍵的電流通道，不管怎樣都需要考慮擊穿行為和快返回機(jī)制。按照本發(fā)明，這個(gè)問(wèn)題可通過(guò)使模擬ESD事件所需要的模型顯著簡(jiǎn)化來(lái)解決。這種簡(jiǎn)化模型已經(jīng)在上面利用圖4進(jìn)行了描述。
這里應(yīng)該再次強(qiáng)調(diào)，這個(gè)方法已經(jīng)對(duì)工藝技術(shù)和設(shè)計(jì)-引起的參數(shù)分散進(jìn)行了考慮。并且本方法可方便地采用純DC分析進(jìn)行，它和過(guò)去考慮瞬態(tài)效應(yīng)的AC分析相比，具有顯著的優(yōu)勢(shì)。
E)考慮單個(gè)元件ESD參數(shù)的漲落ESD參數(shù)的分散將在半導(dǎo)體芯片的一個(gè)ESD事件期間，致使不同的ESD通道開放，通過(guò)排列逼近來(lái)實(shí)施由D)描述的模擬方法，已經(jīng)對(duì)這種ESD參數(shù)分散進(jìn)行考慮。與所知道的各個(gè)方法相比，這是本發(fā)明方法的一個(gè)巨大優(yōu)點(diǎn)。
另外一個(gè)優(yōu)點(diǎn)在于，可以用純DC分析進(jìn)行模擬，因而就不必為查找關(guān)鍵ESD通道去研究電路的瞬間行為。這樣就可以，首先，顯著減少為表征電路元件和電路零件瞬間行為的工作量。第二，可允許迅速加速半導(dǎo)體芯片總體自身的模擬。
F)縮減到可接受的對(duì)ESD元件建模的工作量雖然這里所說(shuō)的逼近采用了高度簡(jiǎn)化的模型，但為了這個(gè)目的，所根據(jù)的分析和蒙特卡羅分析類似。借助對(duì)基本ESD參數(shù)的確定可推導(dǎo)出多個(gè)模型，所以在與工藝技術(shù)開發(fā)的同時(shí)，已經(jīng)能夠創(chuàng)建一種模擬環(huán)境，甚至能夠用于電路原型的開發(fā)。按照本發(fā)明，可大大減少用來(lái)構(gòu)造這個(gè)目的所要求模型的計(jì)算工作量。
盡管上面利用優(yōu)選實(shí)施方案對(duì)本發(fā)明作了詳細(xì)描述，但是對(duì)它并沒(méi)有限制，而是能夠以多種方式對(duì)它進(jìn)行修改。
附圖標(biāo)記列表1 ESD模擬系統(tǒng)2 ESD概念的文檔資料系統(tǒng)3 ESD模擬器，ESD測(cè)試模擬系統(tǒng)4 分析系統(tǒng)10 預(yù)處理器11 (輸入)數(shù)據(jù)12 (輸入)數(shù)據(jù)13 (輸入)數(shù)據(jù)14 通道15 (輸出)數(shù)據(jù)16 (輸出)數(shù)據(jù)17 模擬控制器18 模擬通道19 前模擬器20 后模擬器21 輸入數(shù)據(jù)(供前模擬器)22 輸入數(shù)據(jù)(供后模擬器)23 排列通道24 輸入數(shù)據(jù)(供排列控制器)25 排列控制器26 結(jié)果收集器27 輸出數(shù)據(jù)，全局故障數(shù)據(jù)30 分析裝置，后處理器31 全局故障數(shù)據(jù)32 設(shè)計(jì)推薦33 (輸出)數(shù)據(jù)34 通道35 輸出發(fā)生器40 半導(dǎo)體部件41 輸出終端42 集成電路
43 輸入/輸出單元，I/O單元44 焊絲45 導(dǎo)電軌道46 電路模塊，庫(kù)單元47 電路模塊，庫(kù)單元48 連線49 連線50 擊穿特性51 快返回特性52 快返回點(diǎn)53 停止點(diǎn)54 快返回60 ESD電路61 輸入62 HBM電流脈沖63，64 ESD保護(hù)元件65 參考電位66 電阻67，68 結(jié)點(diǎn)70 ESD電路71-74 ESD保護(hù)元件75 電阻76 ESD保護(hù)元件77 二極管78 ESD保護(hù)元件
權(quán)利要求
1.用于識(shí)別ESD和/或閂鎖集成電路設(shè)計(jì)中或概念中薄弱環(huán)節(jié)的程控裝置，所述裝置有一個(gè)預(yù)處理器，該處理器處理第一數(shù)據(jù)，第二數(shù)據(jù)和第三數(shù)據(jù)，其中第一數(shù)據(jù)有關(guān)該集成電路的描述，第二數(shù)據(jù)有關(guān)該集成電路已經(jīng)過(guò)ESD表征的電路元件，第三數(shù)據(jù)包含有關(guān)ESD測(cè)試標(biāo)準(zhǔn)的信息，所述裝置有一個(gè)連接在所述預(yù)處理器下游的模擬器裝置，該模擬器裝置有一個(gè)模擬器，該模擬器利用由預(yù)處理器產(chǎn)生的第四和第五數(shù)據(jù)對(duì)該集成電路進(jìn)行ESD模擬，該模擬器裝置有一個(gè)用于控制在該模擬器中ESD模擬順序的監(jiān)控器，所述裝置有一個(gè)連接在所述模擬裝置下游的分析裝置，該分析裝置對(duì)于在所述模擬裝置中產(chǎn)生的第六數(shù)據(jù)關(guān)于它們的物理有效性和可表達(dá)性進(jìn)行評(píng)估，并且，對(duì)那些物理上與ESD故障相關(guān)的事件的模擬過(guò)程予以標(biāo)記。
2.按照權(quán)利要求1的裝置，其特征在于，第一數(shù)據(jù)包含對(duì)集成電路設(shè)計(jì)和布圖的說(shuō)明，特別是有關(guān)焊盤環(huán)，殼體，外合芯片，集成電路的單個(gè)單元，它們的連線，I/O端口的數(shù)據(jù)。
3.按照上述權(quán)利要求之一的裝置，其特征在于，設(shè)置了一個(gè)ESD數(shù)據(jù)庫(kù)，其中存儲(chǔ)有第二數(shù)據(jù)，該數(shù)據(jù)有關(guān)集成電路已經(jīng)通過(guò)ESD校驗(yàn)和已經(jīng)過(guò)ESD表征的各電路零件。
4.按照上述權(quán)利要求之一的裝置，其特征在于，設(shè)置了一個(gè)為產(chǎn)生第三數(shù)據(jù)的故障電路，所述故障電路和HBM模型，MM模型和/或CDM模型相應(yīng)
5.按照上述權(quán)利要求之一的裝置，其特征在于，該第四數(shù)據(jù)包含高度概括的芯片說(shuō)明。
6.按照上述權(quán)利要求之一的裝置，其特征在于，該第四數(shù)據(jù)具有該集成電路網(wǎng)絡(luò)清單的數(shù)據(jù)，第四數(shù)據(jù)具有的數(shù)據(jù)范圍比全面描述該集成電路網(wǎng)絡(luò)清單的數(shù)據(jù)范圍小，并且第四數(shù)據(jù)還可以根據(jù)進(jìn)一步模擬被更改。
7.按照上述權(quán)利要求之一的裝置，其特征在于，該第五數(shù)據(jù)包含有關(guān)ESD重點(diǎn)計(jì)劃的信息。
8.按照上述權(quán)利要求之一的裝置，其特征在于，該第五數(shù)據(jù)包含安全運(yùn)行狀態(tài)。
9.按照上述權(quán)利要求之一的裝置，其特征在于，該分析裝置產(chǎn)生關(guān)于設(shè)計(jì)推薦的第七數(shù)據(jù)，用于優(yōu)化第一和/或第二數(shù)據(jù)，并通過(guò)反饋通道把它們反饋耦合到所述預(yù)處理器中。
10.按照上述權(quán)利要求之一的裝置，其特征在于，該ESD模擬器有一個(gè)模擬通道，其中安置有一個(gè)第一模擬器和一個(gè)連接在該第一模擬器下游的第二模擬器，第一和第二模擬器都被連接到所述監(jiān)控器，以便對(duì)它們控制。
11.按照上述權(quán)利要求之一的裝置，其特征在于，在第一模擬器的輸出和第二模擬器的輸入之間設(shè)置了一個(gè)安置有排列控制器的排列通道，使得第九數(shù)據(jù)能夠被注入到所述排列控制器中，該第九數(shù)據(jù)含有哪些電路零件是ESD關(guān)鍵的有關(guān)信息。
12.按照權(quán)利要求11的裝置，其特征在于，所述排列控制器驅(qū)動(dòng)第二模擬器的方式是，在排列之間，只有集成電路中那些為了發(fā)現(xiàn)最壞結(jié)構(gòu)已經(jīng)被預(yù)處理器歸類為關(guān)鍵的電路零件才被轉(zhuǎn)換到ESD模式。
13.按照上述權(quán)利要求之一的裝置，其特征在于，預(yù)處理器通過(guò)第一通道直接與分析裝置連接，使得第八數(shù)據(jù)能夠通過(guò)第一通道供應(yīng)給分析裝置，所述第八數(shù)據(jù)包含有關(guān)集成電路各零件相互影響的全局ESD故障事件。
14.按照上述權(quán)利要求之一的裝置，其特征在于，程控的裝置有一個(gè)計(jì)算機(jī)系統(tǒng)或者是一個(gè)計(jì)算機(jī)系統(tǒng)的一個(gè)組成部分。
15.特別借助按照上述權(quán)利要求之一的裝置，用于識(shí)別ESD和/或閂鎖集成電路設(shè)計(jì)或概念中薄弱環(huán)節(jié)的方法，其中為ESD模擬創(chuàng)建一份經(jīng)概括的網(wǎng)絡(luò)清單，該網(wǎng)絡(luò)清單具有的數(shù)據(jù)范圍比為描述該集成電路所需要的數(shù)據(jù)范圍縮減。
16.按照權(quán)利要求15的方法，其特征在于，該網(wǎng)絡(luò)清單的數(shù)據(jù)還能夠根據(jù)進(jìn)一步的模擬被修改。
17.按照權(quán)利要求15和16中任一的方法，其特征在于，在ESD模擬和ESD分析期間，同一集成電路的各電路零件的相互影響也能夠被合并用于ESD故障分析。
18.按照權(quán)利要求15-17其中之一的方法，其特征在于，為了一個(gè)快返回事件的ESD建模，從快返回特性曲線上只采用那些電流隨電壓增加連續(xù)上升的數(shù)值。
19.按照權(quán)利要求15-18其中之一的方法，其特征在于，對(duì)一個(gè)集成電路的至少某些或者理論上所有可能的ESD模式進(jìn)行模擬和評(píng)估。
20.按照權(quán)利要求15-19其中之一的方法，其特征在于，對(duì)該集成電路至少一個(gè)電路零件的最壞事例情節(jié)進(jìn)行模擬和評(píng)估，該方法在進(jìn)行模擬時(shí)對(duì)不準(zhǔn)確性，分散性和/或工藝技術(shù)引起的ESD關(guān)鍵部件參數(shù)的漲落進(jìn)行考慮。
21.按照權(quán)利要求15-20其中之一的方法，其特征在于，在一個(gè)新ESD事件的模擬過(guò)程中，來(lái)自以前模擬過(guò)程的結(jié)果和數(shù)據(jù)也被一起考慮。
22.按照權(quán)利要求15-21其中之一的方法，其特征在于，即使在一輪模擬正在運(yùn)行期間，特別是跟隨集成電路的一個(gè)電路零件第一次發(fā)生可歸因于一個(gè)ESD事件的故障后，或者反復(fù)發(fā)生后，該模擬可被中斷。
23.按照權(quán)利要求15-22其中之一的方法，其特征在于，由于為ESD模擬所需要的ESD數(shù)據(jù)的可利用性，在設(shè)計(jì)階段就已經(jīng)對(duì)該集成電路至少一個(gè)電路零件進(jìn)行一次ESD優(yōu)化。
24.按照權(quán)利要求15-23其中之一的方法，其特征在于，ESD模擬是采用分級(jí)模擬逼近的，其中，為了模擬整個(gè)集成電路，經(jīng)ESD模擬和/或ESD測(cè)試的集成電路的電路零件被一個(gè)簡(jiǎn)化的和/或概括的ESD模型取代。
25.按照權(quán)利要求15-24其中之一的方法，其特征在于，在ESD模擬期間，進(jìn)行一種ESD特性的排列分析。
全文摘要
本發(fā)明涉及一種程控裝置和一種方法用于識(shí)別ESD和閂鎖集成電路設(shè)計(jì)中或概念中的薄弱環(huán)節(jié)。所說(shuō)的程控裝置包括一個(gè)預(yù)處理器(10)，該處理器對(duì)第一數(shù)據(jù)(11)，第二數(shù)據(jù)(12)和第三數(shù)據(jù)(13)進(jìn)行處理，其中第一數(shù)據(jù)有關(guān)集成電路的描述，第二數(shù)據(jù)(12)有關(guān)該集成電路已經(jīng)過(guò)ESD表征的電路元件，第三數(shù)據(jù)包含有關(guān)ESD測(cè)試標(biāo)準(zhǔn)的信息。在該處理器的下游設(shè)置一個(gè)包括模擬器(19，20)的模擬器裝置(3)。該模擬器利用由所述處理器產(chǎn)生的第四和第五數(shù)據(jù)對(duì)集成電路進(jìn)行ESD模擬，所說(shuō)的集成電路包括一個(gè)專用控制器(17)，用于控制在該模擬器中的ESD模擬運(yùn)作。該裝置最后還包括一個(gè)設(shè)置在所述模擬裝置下游的分析裝置(30)，該分析裝置對(duì)于在模擬裝置中產(chǎn)生的第六數(shù)據(jù)的物理有效性和可表達(dá)性進(jìn)行評(píng)估，并將那些物理上已經(jīng)過(guò)相關(guān)ESD故障事件表征的模擬運(yùn)作予以標(biāo)記。
文檔編號(hào)G06F17/50GK1867921SQ200480029892
公開日2006年11月22日 申請(qǐng)日期2004年8月27日 優(yōu)先權(quán)日2003年8月29日
發(fā)明者K·埃斯馬克, H·戈斯納, W·斯塔德勒, M·斯特雷布爾 申請(qǐng)人:英飛凌科技股份公司