專利名稱：用于實(shí)現(xiàn)三維堆疊裝置上的靜電放電保護(hù)的系統(tǒng)及方法
技術(shù)領(lǐng)域：
本發(fā)明大體上涉及用于半導(dǎo)體裝置的靜電放電(ESD)保護(hù)，且更明確地說(shuō)，涉及 用于實(shí)現(xiàn)三維堆疊半導(dǎo)體裝置中的ESD保護(hù)的系統(tǒng)及方法。
背景技術(shù)：
在穿硅堆疊(through silicon stacking，TSS)中，硅芯片經(jīng)堆疊以形成三維電 子裝置。在此類裝置中，構(gòu)造芯片之間的互連件。這些互連件常包括穿硅通孔(through silicon via, TSV)。經(jīng)堆疊的芯片中的每一者上的每一電路需要電路的I/O端口上的ESD保護(hù)。不幸 的是，ESD保護(hù)電路在硅上具有相對(duì)大的占據(jù)面積。當(dāng)現(xiàn)存電路在三維裝置的多個(gè)芯片間 分割時(shí)，可分離所述電路(及其相應(yīng)ESD保護(hù))。因此，在每一芯片上提供ESD保護(hù)以保護(hù) 在不同芯片間分割的電路的每一部分。結(jié)果，ESD保護(hù)電路需要三維堆疊芯片上的甚至更 多的空間。

發(fā)明內(nèi)容
ESD保護(hù)電路構(gòu)造于三維堆疊裝置的不同芯片上的有源層之間的垂直空間(例 如，穿硅通孔(TSV))中，因此利用原本將僅用于通信目的的空間。穿硅通孔的垂直表面區(qū) 域吸收大的ESD事件。在一個(gè)實(shí)施例中，半導(dǎo)體裸片包括在構(gòu)造于襯底中的至少一個(gè)通孔內(nèi)的至少一個(gè) 有源電路。在另一實(shí)施例中，ESD保護(hù)二極管在垂直維度上形成于堆疊裸片的有源層之間。 此ESD保護(hù)二極管可由所述堆疊的兩個(gè)半導(dǎo)體裸片上的電路共享，因此節(jié)省空間并減少由 ESD保護(hù)電路需要的芯片面積。在又一實(shí)施例中，構(gòu)造具有至少一個(gè)穿硅通孔(TSV)的半導(dǎo)體裸片。所述TSV含 有至少一個(gè)有源電路。所述半導(dǎo)體裸片與第二半導(dǎo)體裸片以平行組合堆疊，且所述TSV垂 直地定位于所述堆疊裸片的有源層之間。在又一實(shí)施例中，用于構(gòu)造靜電放電(ESD)保護(hù)電路的方法包括布置堆疊半導(dǎo)體 裝置使得來(lái)自所述裝置的一個(gè)半導(dǎo)體裸片的穿硅通孔(TSV)耦合到鄰近半導(dǎo)體裸片。通過(guò) 使用此布置，來(lái)自所述半導(dǎo)體裸片中的至少一者的I/O襯墊可耦合到至少部分地構(gòu)造于所 述TSV中的至少一者內(nèi)的靜電放電(ESD)保護(hù)電路。在再一實(shí)施例中，堆疊半導(dǎo)體裝置包括彼此以平行關(guān)系定位的第一及第二半導(dǎo)體 裸片。所述裝置還包括用于耦合所述經(jīng)定位裸片的有源層的裝置。所述耦合裝置包括有源 元件。前文已相當(dāng)廣泛地概述了本發(fā)明的特征及技術(shù)優(yōu)勢(shì)，以便可更好地理解以下的詳 細(xì)描述。在下文中將描述本發(fā)明的額外特征及優(yōu)勢(shì)，其形成本發(fā)明的權(quán)利要求書(shū)的主題。所 屬領(lǐng)域的技術(shù)人員應(yīng)了解，所揭示的概念及特定實(shí)施例可易于用作修改或設(shè)計(jì)其它用于執(zhí)行本發(fā)明的相同目的的結(jié)構(gòu)的基礎(chǔ)。所屬領(lǐng)域的技術(shù)人員還應(yīng)認(rèn)識(shí)到，所述等效構(gòu)造并不 脫離如在所附權(quán)利要求書(shū)中陳述的本發(fā)明的精神及范圍。當(dāng)結(jié)合附圖考慮時(shí)，從以下描述 將更好地理解據(jù)信為本發(fā)明所特有的新穎特征(關(guān)于其組織及操作方法兩者)以及其它目 的及優(yōu)勢(shì)。然而，應(yīng)明確理解，僅為說(shuō)明及描述的目的而提供所述圖中的每一者，且并不希 望將其作為本發(fā)明的限制的定義。


為獲得對(duì)本發(fā)明的更完整的理解，現(xiàn)結(jié)合附圖參考以下描述。圖IA及圖IB說(shuō)明常規(guī)ESD保護(hù)電路。圖2A及圖2B為展示一個(gè)實(shí)施例的橫截面視圖。圖3A到圖3G為展示用于構(gòu)造圖2A及圖2B中所展示的裝置的方法的實(shí)施例的橫 截面視圖。圖4為展示又一實(shí)施例的橫截面視圖。
具體實(shí)施例方式圖IA及圖IB說(shuō)明常規(guī)ESD保護(hù)電路。圖IA展示裝置10的一部分，其中I/O襯 墊11接受(例如)可隨ESD事件發(fā)生的高電壓或高電流放電。為保護(hù)電路14免受ESD事 件的不利影響，浪涌二極管(surge diode) 12將過(guò)量電壓放電到Vdd。在一些狀況下，(例 如)當(dāng)不利的高電壓(或電流)事件發(fā)生時(shí)，二極管100將過(guò)量電壓放電到Vss或接地。通 常，二極管12、100極大。圖IB展示具有P區(qū)段102及N區(qū)段101的典型二極管結(jié)構(gòu)100。這些二極管結(jié) 構(gòu)100是大的，以便處置ESD事件所涉及的相對(duì)大的電壓。這些二極管中的一者通常與每 個(gè)I/O襯墊相關(guān)聯(lián)。圖2A及圖2B展示本發(fā)明的一個(gè)實(shí)施例。圖2A展示裝置20，所述裝置20具有彼此 呈堆疊的平行關(guān)系的裸片21及22，且具有ESD保護(hù)裝置200。頂部裸片21的背面層21_1 定位于其表面層(有源層)21-2的頂部上。底部裸片22是以相同定向定位，其中其背面層 22-1位于其表面層(有源層)22-2的頂部上。注意，每一裸片可具有任何所要定向且仍可 應(yīng)用本文中所教示的概念。穿硅通孔(TSV) 23構(gòu)造于裸片21的有源表面21_2與裸片22的有源表面22_2之 間的背面層22-1中以視需要攜載裸片間通信。這些通孔23中的一或一者以上經(jīng)構(gòu)造為具 有一個(gè)或一個(gè)以上二極管的垂直ESD保護(hù)裝置(例如，裝置200)。在此上下文中，垂直意味 著垂直于ESD保護(hù)裝置200經(jīng)設(shè)計(jì)用于保護(hù)的裸片的平面。垂直ESD保護(hù)裝置200可完全 構(gòu)造于一個(gè)芯片上，或部分地構(gòu)造于兩個(gè)鄰近堆疊芯片中的每一芯片上。又，垂直裝置200 無(wú)需精確地垂直于芯片21、22的縱向區(qū)域，而是可傾斜，或甚至部分地平行于所述區(qū)域中 的堆疊芯片21、22。圖2B說(shuō)明具有一對(duì)二極管201及202的一個(gè)此種垂直構(gòu)造的裝置200。圖中展示 二極管201具有圍繞N材料M的P材料27且圖中展示二極管202具有圍繞P材料27的 N材料26。絕緣體25將每一二極管201、202與半導(dǎo)體襯底觀分離。圖中展示電極連接件 29實(shí)現(xiàn)對(duì)N及P區(qū)段的接達(dá)。注意，雖然此實(shí)施例中正論述二極管，但是可視需要構(gòu)造晶體管或其它有源元件。在一個(gè)實(shí)施例中，形成這些二極管201、202的硅的厚度在20微米與100微米之 間，因此使得二極管201、202相對(duì)大，且能夠耐受靜電放電(ESD)事件的電壓。有效二極管 區(qū)域是通過(guò)使用圍繞通孔的圓周的表面區(qū)域來(lái)增加，所述表面區(qū)域在一個(gè)實(shí)施例中可大體 上為圓柱形的。換句話說(shuō)，在使用相同量的芯片“實(shí)際使用面積(real estate) ”時(shí)，使用三 維構(gòu)造而非標(biāo)準(zhǔn)二維二極管構(gòu)造可增加總體有源區(qū)域。注意，當(dāng)如圖2A中所展示堆疊裸片 21,22時(shí)，兩個(gè)裸片21、22可共享ESD 二極管201、202的共同集合。并且，一個(gè)二極管可構(gòu) 造于一個(gè)芯片上，而另一個(gè)二極管(或一個(gè)或一個(gè)以上二極管的其它部分)可構(gòu)造于另一 個(gè)芯片上。圖3A到圖3G展示關(guān)于圖2A及圖2B中所展示的實(shí)施例的用于在穿硅通孔(TSV) 內(nèi)構(gòu)造二極管的方法的實(shí)施例。圖3A展示通過(guò)蝕刻構(gòu)造的通孔。接著，將絕緣體材料25沉積于硅30 (或其它半 導(dǎo)體材料)上方。圖;3B展示將N材料沈沉積到兩個(gè)二極管空間中在絕緣體材料25的頂部上。圖3C展示從左側(cè)二極管或空間選擇性地蝕刻掉(在此實(shí)例中)N材料26。N材料 26保留于右側(cè)二極管空間內(nèi)。圖3D展示將P材料27沉積于左側(cè)二極管空間內(nèi)且還將P材料27沉積于右側(cè)二 極管空間內(nèi)。圖3E展示將N材料M沉積于左側(cè)二極管空間及右側(cè)二極管空間兩者內(nèi)。圖3F展示拋光或以其它方式移除過(guò)量材料以產(chǎn)生PN 二極管及NP 二極管。在另 一實(shí)施例中，替代以上所述的NP 二極管及PN 二極管，NP晶體管及PN晶體管(或其它有源 元件)產(chǎn)生于“二極管空間”中。接著可以眾所周知的方式制造有源層31的正常電路。氧化物沉積(未圖示)使 所制造的電路絕緣。接著可形成接觸件301、302、303及304使得二極管為可接達(dá)的?？梢?許多方式形成這些接觸件且如果需要，這些接觸件可為導(dǎo)線、襯墊或其組合。舉例來(lái)說(shuō)，襯 墊302、303可為I/O襯墊，接觸件301可耦合到Vdd且接觸件304可耦合到Vss，如圖4中 所見(jiàn)。根據(jù)一實(shí)施例，PN 二極管或NP 二極管的面積足以安全地處置(耗散)靜電放電。 這些放電可為大約100伏到數(shù)千伏。圖3G展示通過(guò)背面研磨從背面(底部)暴露的TSV。接著沉積絕緣層(未圖示) 且蝕刻通孔使得到二極管的背側(cè)的連接通過(guò)使用裸片到裸片連接件405(圖4)是可能的。 通過(guò)使用此背側(cè)連接，另一堆疊的裸片400(圖4)的有源層上的正常電路可耦合到TSV且 可受益于另一裸片上的ESD保護(hù)。在另一實(shí)施例中，來(lái)自背側(cè)的連接使二極管能夠耦合到 接地。此實(shí)施例在模擬電路存在于三維裝置中且應(yīng)減少噪聲影響時(shí)可為有用的。參看圖4，現(xiàn)解釋通過(guò)通孔內(nèi)的二極管201、202對(duì)內(nèi)部電路410的保護(hù)。內(nèi)部電 路410接收來(lái)自PAD 420的信號(hào)。如果所接收信號(hào)的電壓過(guò)低，則連接到Vss的右側(cè)二極 管201接通且電流將從PAD 420流到Vss。如果電壓過(guò)高，則二極管202接通且電流從PAD 420流到Vdd。如果電壓為可接受的(例如，未發(fā)生ESD事件)，則內(nèi)部電路410接收來(lái)自 PAD 420的信號(hào)。
注意，所說(shuō)明的工藝為半導(dǎo)體制造中的典型工藝且任何眾所周知的技術(shù)可用以在 垂直方向上在半導(dǎo)體裝置的有源層之間形成ESD保護(hù)裝置。還注意，雖然本文中的論述已 集中于構(gòu)造于通孔中的ESD保護(hù)裝置中，但還可如此構(gòu)造其它裝置類型。功率管理裝置及 電路僅為可使用本發(fā)明的教示構(gòu)造的裝置的類型中的一種。另外注意，在一些情形下，有源 裝置的一部分可構(gòu)造于構(gòu)造有通孔的裸片上。雖然已詳細(xì)描述本發(fā)明及其優(yōu)勢(shì)，但應(yīng)理解在不脫離如由所附權(quán)利要求書(shū)所界定 的本發(fā)明的精神及范圍的情況下可在本文中進(jìn)行各種改變、替換及更改。此外，不希望將本 申請(qǐng)案的范圍限制于說(shuō)明書(shū)中所描述的工藝、機(jī)器、制造、物質(zhì)組成、手段、方法及步驟的特 定實(shí)施例。如所屬領(lǐng)域的技術(shù)人員將易于從本發(fā)明的揭示內(nèi)容了解，根據(jù)本發(fā)明，可利用當(dāng) 前存在或日后將開(kāi)發(fā)的執(zhí)行與本文中描述的對(duì)應(yīng)實(shí)施例大體上相同功能或?qū)崿F(xiàn)大體上相 同結(jié)果的過(guò)程、機(jī)器、制造、物質(zhì)組成、裝置、方法或步驟。因此，希望所附權(quán)利要求書(shū)在其范 圍內(nèi)包括此類過(guò)程、機(jī)器、制造、物質(zhì)組成、裝置、方法或步驟。
權(quán)利要求
1.一種半導(dǎo)體裸片，其包含至少一個(gè)有源電路，其位于構(gòu)造于第一半導(dǎo)體裸片上的襯底中的至少一個(gè)通孔內(nèi)。
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體裸片，其中所述第一半導(dǎo)體裸片是與另一半導(dǎo)體裸片 組合堆疊，且其中所述有源電路定位于所述堆疊裸片的有源層之間。
3.根據(jù)權(quán)利要求2所述的半導(dǎo)體裸片，其中所述有源電路耦合到來(lái)自所述堆疊半導(dǎo)體 裸片的兩者的I/O襯墊。
4.根據(jù)權(quán)利要求1所述的半導(dǎo)體裸片，其中所述有源電路是靜電放電(ESD)保護(hù)裝置 的一部分。
5.根據(jù)權(quán)利要求4所述的半導(dǎo)體裸片，其中所述ESD保護(hù)裝置含有P/N結(jié)，所述P/N結(jié) 具有用以安全地耗散靜電放電的足夠面積。
6.一種三維堆疊半導(dǎo)體裝置，其包含第一及第二半導(dǎo)體裸片，其相對(duì)于彼此堆疊；至少一個(gè)穿硅通孔(TSV)，其經(jīng)構(gòu)造以大體上在所述第一半導(dǎo)體裸片的有源層與第二 半導(dǎo)體裸片的有源層之間延伸；以及有源電路，其至少部分地構(gòu)造于所述至少一個(gè)穿硅通孔內(nèi)。
7.根據(jù)權(quán)利要求6所述的裝置，其中所述有源電路包含半導(dǎo)體裝置。
8.根據(jù)權(quán)利要求6所述的裝置，其中所述有源電路包含至少一個(gè)靜電放電(ESD)保護(hù)裝置
9.根據(jù)權(quán)利要求6所述的裝置，其中所述有源電路包含P/N結(jié)裝置。
10.根據(jù)權(quán)利要求6所述的裝置，其中所述有源電路構(gòu)造于所述半導(dǎo)體裸片的兩者中。
11.一種用于構(gòu)造半導(dǎo)體裝置的方法，所述方法包含構(gòu)造第一半導(dǎo)體裸片，所述第一半導(dǎo)體裸片中具有至少一個(gè)穿硅通孔(TSV)，所述穿硅 通孔含有至少一個(gè)有源電路；以及將所述第一半導(dǎo)體裸片與第二半導(dǎo)體裸片堆疊，使得所述穿硅通孔在所述第一半導(dǎo)體 裸片的有源層與第二半導(dǎo)體裸片的有源層之間延伸。
12.根據(jù)權(quán)利要求11所述的方法，其進(jìn)一步包含將制造于所述第一半導(dǎo)體裸片中的電路耦合到所述至少一個(gè)有源電路。
13.根據(jù)權(quán)利要求12所述的方法，其進(jìn)一步包含將制造于所述第二半導(dǎo)體裸片中的電路耦合到所述至少一個(gè)有源電路。
14.根據(jù)權(quán)利要求13所述的方法，其中所述從所述第二半導(dǎo)體裸片耦合是對(duì)所述從所 述第一半導(dǎo)體裸片耦合的添加。
15.根據(jù)權(quán)利要求11所述的方法，其中所述有源電路包含靜電放電(ESD)保護(hù)電路。
16.根據(jù)權(quán)利要求15所述的方法，其中所述ESD保護(hù)電路包含二極管。
17.一種用于堆疊半導(dǎo)體裝置中的靜電放電保護(hù)的方法，所述方法包含將穿硅通孔(TSV)從所述半導(dǎo)體裝置的一個(gè)半導(dǎo)體裸片的一部分耦合到鄰近半導(dǎo)體 裸片的一部分，所述耦合包含將來(lái)自所述半導(dǎo)體裸片中的至少一者的I/O襯墊耦合到至少部分地構(gòu)造于所述TSV中 的至少一者內(nèi)的靜電放電(ESD)保護(hù)電路。
18.根據(jù)權(quán)利要求17所述的方法，其進(jìn)一步包含將來(lái)自所述半導(dǎo)體裸片中的第二者的I/O襯墊耦合到所述ESD保護(hù)電路。
19.根據(jù)權(quán)利要求18所述的方法，其中所述ESD保護(hù)電路包含二極管。
20.一種堆疊半導(dǎo)體裝置，其包含第一及第二半導(dǎo)體裸片，其相對(duì)于彼此以平行關(guān)系定位；以及 用于耦合所述經(jīng)定位裸片的有源層的裝置，所述耦合裝置包括有源元件。
21.根據(jù)權(quán)利要求20所述的裝置，其中所述耦合裝置包含 至少一個(gè)穿硅通孔(TSV)，其具有含于其中的所述有源元件。
22.根據(jù)權(quán)利要求21所述的裝置，其中所述有源元件具有用以安全地耗散發(fā)生于所述 半導(dǎo)體裸片中的任一者上的靜電放電的足夠面積。
全文摘要
本發(fā)明提供一種靜電放電(ESD)保護(hù)裝置，其制造于位于堆疊半導(dǎo)體裸片的有源層之間的垂直空間中，因此利用原本將僅用于通信目的的空間。穿硅通孔(TSV)的垂直表面區(qū)域用于吸收由ESD事件引起的大電壓。在一個(gè)實(shí)施例中，ESD二極管形成于位于堆疊裝置的所述半導(dǎo)體裸片的有源層之間的垂直TSV中。此ESD二極管可由所述堆疊的兩個(gè)半導(dǎo)體裸片上的電路共享，因此節(jié)省空間并減少ESD保護(hù)電路所需的裸片面積。
文檔編號(hào)H01L25/065GK102150266SQ200980135330
公開(kāi)日2011年8月10日 申請(qǐng)日期2009年9月1日 優(yōu)先權(quán)日2008年9月9日
發(fā)明者肯尼斯·卡斯考恩, 顧時(shí)群, 馬修·諾瓦克 申請(qǐng)人:高通股份有限公司