專利名稱：基準電壓半導體器件的制作方法
技術領域：
本發(fā)明涉及一種基準電壓半導體器件，該器件將兩個或多個閾值電壓不同、導電類型相同的MOS(金屬氧化物半導體)晶體管串聯(lián)起來以產(chǎn)生基準電壓，其特征在于，其溫度特性曲線平直，且有一個低基準電壓發(fā)生裝置。
舉例說，圖2所示的基準電壓電路就是一般用來在MOS集成電路中產(chǎn)生基準電壓的。這種基準電壓電路利用了耗盡型N溝道MOS晶體管201恒定的電流特性，并用柵極接漏極、在恒定電流下工作的增強型N溝道MOS晶體管202上產(chǎn)生的電壓作為基準電壓。
MOS晶體管處于飽和狀態(tài)時滿足(1)式的條件I＝K(VG-VT)2(1)其中I表示在源極與漏極之間流動的電流，K表示電導率，VG表示源極和柵極兩端的電壓，VT表示閾值電壓。
假設VTD表示耗盡型N溝道MOS晶體管201的閾值電壓，VTE表示增強型N溝道MOS晶體管202的閾值電壓，則流經(jīng)耗盡型N溝道MOS晶體管201的電流ID和流經(jīng)增強型N溝道MOS晶體管202的電流IE滿足(2)式和(3)式的條件ID＝KD(VGD-VTD)2(2)其中VGD和KD分別表示耗盡型N溝道MOS晶體管201的源極和柵極兩端的電壓，和其電導率。
IE＝KE(VGE-VTE)2(3)其中VGE和KE分別表示增強型N溝道MOS晶體管202的源極和柵極兩端的電壓，和其電導率。
由于ID＝IE和VGD＝0伏，故得出的恒定源-柵極電壓VGE滿足(4)式的要求VGE＝-(KD/KE)1/2VTD+VTE(4)通常總希望基準電壓電路的溫度特性曲線平直。要達到這一點，可以令耗盡型N溝道MOS晶體管201的電導率KD與增強型N溝道MOS晶體管202的電導率KE彼此相等。這時，恒定的源極電壓VGE滿足(5)式的條件VGE＝-VTD+VTE(5)MOS集成電路發(fā)展的趨勢是采用較低的工作電壓，這一趨勢要求其中使用的基準電壓電路能產(chǎn)生低的基準電壓。而在圖2所示的現(xiàn)有技術中，要制取溫度特性曲線平直的基準電壓電路，其基準電壓必須滿足(5)式的條件，因而取決于耗盡型N溝道MOS晶體管201的閾值電壓VTD與增強型N溝道MOS晶體管202的閾值電壓VTE之間的差值。為降低其基準電壓，歷來需要減小耗盡型N溝道MOS晶體管201的閾值電壓VTD或增強型N溝道MOS晶體管202的閾值電壓VTE。其中問題在于集成電路閾值的降低總的效果是使MOS晶體管的漏電流增加。此外，僅一部分基準電壓電路閾值電壓的降低還會產(chǎn)生這樣的問題，即造價因有關的掩模工序增加而提高。
本發(fā)明的目的是提供一種能解決現(xiàn)有技術中上述問題的經(jīng)改進的基準電壓半導體器件。
為解決上述問題，本發(fā)明的特點在于，將若干導電類型相同的耗盡型MOS晶體管和至少一個增強型MOS晶體管各個串聯(lián)連接；在各耗盡型MOS晶體管的漏極上設置第一電壓供應端子；在其中一個增強型MOS晶體管的源極上設置第二電壓供應端子；各耗盡型MOS晶體管的柵極和第二電壓供應端子連接起來；各增強型MOS晶體管的柵極和漏極連接起來；將一輸出端子設在該增強型MOS晶體管的柵極和漏極連接點處。
上述這種結構的基準電壓半導體器件，即使為使基準電壓電路的溫度特性曲線平直而令耗盡型MOS晶體管的電導率KD與增強型MOS晶體管的電導率KE彼此相等時，也能產(chǎn)生低于耗盡型MOS晶體管閾值電壓VTD與增強型MOS晶體管閾值電壓VTE之間差值的基準電壓。


圖1是本發(fā)明基準電壓半導體器件一個實施例的電路圖。圖2是一般基準電壓半導體器件的電路圖。圖3是圖1所示電路的一個修改方案。圖4是圖1所示電路的另一個修改方案。
現(xiàn)在參看圖1說明本發(fā)明的一個實施例。
圖1中，各MOS晶體管滿足上述(1)式的條件。
假設VTD表示耗盡型N溝道MOS晶體管101的閾值電壓，VTE表示增強型N溝道MOS晶體管102的閾值電壓。于是，流經(jīng)耗盡型N溝道MOS晶體管101的電流ID和流經(jīng)增強型N溝道MOS晶體管102的電流IE滿足(6)式和(7)式的條件ID＝KD(VGD-VTD)2(6)其中VGD和KD分別表示耗盡型N溝道MOS晶體管101的源極和柵極兩端的電壓和其電導率。
IE＝KE(VGE-VTE)2(7)其中VGE和KE分別表示增強型N溝道MOS晶體管102的源極和柵極兩端的電壓和其電導率。
由于ID＝IE和VGD＝-VGE，故獲得的恒定的源極-柵極電壓VGE滿足(8)式的要求VGE＝(-(KD/KE)1/2VTD+VTE)/((KD/KE)1/2+1) (8)這就是說，若采用晶體管規(guī)格和閾值電壓都相同的晶體管，則可以提供比起一般基準電壓電路得出的用上述(4)式所表示的更低的基準電壓。
通常總希望基準電壓電路的溫度特性曲線平直。要達到這一點，可以令耗盡型N溝道MOS晶體管101的電導率KD和增強型N溝道MOS晶體管102的電導率KE彼此相等。這時恒定的源極-柵極電壓VG滿足(9)式的條件VGE＝1/2(-VTD+VTE) (9)
這就是說，使溫度特性曲線變平直時，源極-柵極電壓降低到現(xiàn)有技術相應電壓的一半。
圖3示出了圖1所示基準電壓半導體器件的一個修改方案。
在圖3所示的基準電壓半導體器件中，柵極與漏極連接的增強型N溝道MOS晶體管306與第二電壓供應端子304及增強型N溝道MOS晶體管302的源極串聯(lián)連接。
圖3中，各MOS晶體管滿足上述(1)式的條件。
假設VTD表示耗盡型N溝道MOS晶體管301的閾值電壓，VTE表示增強型N溝道MOS晶體管302和增強型N溝道MOS晶體管306的閾值電壓。于是，流經(jīng)耗盡型N溝道晶體管301的電流ID滿足(10)式的條件，流經(jīng)增強型N溝道MOS晶體管302的電流IE2滿足(11)式的條件，流經(jīng)增強型N溝道MOS晶體管306的電流IE6滿足(12)式的條件ID＝KD(VGD-VTD)2(10)其中VGD和KD分別表示耗盡型N溝道MOS晶體管301的源極與柵極兩端的電壓和其電導率。
IE2＝KE2(VGE2-VTE)2(11)其中VGE2和KE2分別表示增強型N溝道MOS晶體管302的源極與柵極兩端的電壓和其電導率。
IE6＝KE6(VGE6-VTE)2(12)其中VGE6和KE6分別表示增強型N溝道MOS晶體管306的源極與柵極兩端的電壓和其電導率。
由于ID＝IE2＝IE6且VGD＝-VGE2-VGE6，故獲得的恒定源極-柵極電壓VGE6滿足(13)式的要求VGE6＝(-(A-A·B/(1+B))VTD+(1-A/(1+B))VTE)/(1+A-A·B/(1+B)) (13)A＝(KD/KE6)1/2B＝(KD/KE2)1/2要使基準電壓電路的溫度特性曲線平直，可以令耗盡型N溝道MOS晶體管301的電導率KD、增強型N溝道MOS晶體管302的電導率KE2和增強型N溝道MOS晶體管306的電導率KE6彼此相等。這時候，恒定的源極-柵極電壓VGE6滿足(14)式的條件VGE6＝1/3(-VTD+VTE) (14)這就是說，使溫度特性曲線平直時，源極-柵極電壓降低到現(xiàn)有技術相應電壓的1/3。
圖4示出了圖1所示基準電壓半導體器件的一個修改方案。
圖4中，各MOS晶體管在飽和狀態(tài)下滿足上述(1)式的條件。
假設VTD表示耗盡型P溝道MOS晶體管401的閾值電壓，VTE表示增強型P溝道MOS晶體管402的閾值電壓。于是，流經(jīng)耗盡型P溝道MOS晶體管401的電流ID和流經(jīng)增強型P溝道MOS晶體管402的電流IE滿足(15)和(16)式的條件ID＝KD(VGD-VTD)2(15)其中VGD和KD分別表示耗盡型P溝道MOS晶體管401的源極與柵極兩端的電壓和其電導率。
IE＝KE(VGE-VTE)2(16)其中VGE和KE分別表示增強型P溝道MOS晶體管402的源極與柵極兩端的電壓和其電導率。
由于ID＝IE且VGD＝-VGE，故獲得的恒定源極-柵極電壓VGE滿足(17)式的條件VGE＝(-(KD/KE)1/2VTD+VTE)/((KD/KE)1/2+1) (17)通?？傁Ｍ鶞孰妷弘娐返臏囟忍匦郧€平直。要達到這一點，可以令耗盡型P溝道MOS晶體管401的電導率KD和增強型P溝道MOS晶體管402的電導率KE彼此相等。這時，恒定的源極-柵極電壓VGE滿足(18)式的條件VGE＝1/2(-VTD+VTE) (18)這就是說，采用P溝道MOS晶體管和采用N溝道MOS晶體管的情況一樣也能得出較低的基準電壓。
綜上所述，本發(fā)明的優(yōu)點在于，可以低的成本制取溫度特性曲線平直、產(chǎn)生的基準電壓低的基準電壓半導體器件。此外，裝進MOS集成電路中時，本發(fā)明能有效地使MOS集成電路在低電壓下工作。
權利要求
1.一種供產(chǎn)生基準電壓的半導體器件，包括耗盡型MOS晶體管和至少一個導電類型與所述耗盡型MOS晶體管相同的增強型MOS晶體管，這些晶體管彼此串聯(lián)連接；在所述各耗盡型MOS晶體管的漏極上設置的第一電壓供應端子；在其中一個所述增強型MOS晶體管的源極上設置的第二電壓供應端子；所述各耗盡型MOS晶體管的柵極和第二電壓供應端子連接；各所述增強型MOS晶體管的柵極和漏極連接；且輸出端子設在所述增強型MOS晶體管的柵極和漏極連接點處。
2.一種供產(chǎn)生基準電壓的半導體器件，包括耗盡型MOS晶體管和至少一個導電類型相同且電導率大致相等的增強型MOS晶體管，這些晶體管各個彼此串聯(lián)連接；在所述各耗盡型MOS晶體管的漏極上設置的第一電壓供應端子；在其中一個所述增強型MOS晶體管的源極上設置的第二電壓供應端子；所述各耗盡型MOS晶體管的柵極和第二電壓供應端子連接；各所述增強型MOS晶體管的柵極和漏極連接；且輸出端子設在所述增強型MOS晶體管的柵極和漏極連接點處。
3.一種半導體器件，包括一個耗盡型MOS場效應第一晶體管，該晶體管的基片上形成有該第一晶體管的柵極、源極和漏極，其中，所述第一晶體管的漏極接第一電源端子，所述第一晶體管的源極接所述第一晶體管的基片，所述第一晶體管的柵極接第二電源端子；一個MOS場效應第二晶體管，其導電類型與所述第一晶體管的相同，且其基片上形成有該第二晶體管的柵極、源極和漏極，其中，所述第二晶體管的柵極接所述第二晶體管的漏極，而所述第二晶體管的源極接所述第二晶體管的基片和所述第二電源端子；且所述第一和第二晶體管連接得使其各自的源-漏極溝道串聯(lián)連接。
4.如權利要求3所述的半導體器件，其特征在于，它還包括一個MOS場效應第三晶體管，其導電類型與所述第二晶體管的相同，且其基片上形成有該第三晶體管的柵極、源極和漏極，其中，該第三晶體管的柵極接所述第三晶體管的漏極，而所述第三晶體管的源極接所述第三晶體管的基片；且所述第一、所述第二和所述第三晶體管連接得使其各自的源-漏極溝道串聯(lián)連接。
全文摘要
一種基準電壓半導體器件，其溫度特性曲線平直，且產(chǎn)生的基準電壓低。該器件包括彼此串聯(lián)的耗盡型MOS晶體管101和增強型MOS晶體管102；在耗盡型MOS晶體管的漏極處設置的高壓供應端子103；在增強型MOS晶體管的源極處設置的低壓供應端子104；耗盡型MOS晶體管的柵極接低壓供應端子104；增強型MOS晶體管的柵極和漏極彼此連接；輸出端子105設在兩個MOS晶體管連接點處。這樣就使溫度特性曲線平直，且可產(chǎn)生低的基準電壓。
文檔編號G05F3/24GK1136730SQ9610367
公開日1996年11月27日 申請日期1996年4月3日 優(yōu)先權日1995年4月5日
發(fā)明者浜口正直 申請人:精工電子工業(yè)株式會社