本實(shí)用新型涉及半導(dǎo)體集成電路領(lǐng)域，特別是涉及一種低溫漂基準(zhǔn)電壓電路。

背景技術(shù)：

隨著科技的發(fā)展和生活水平的提高，便攜式設(shè)備已經(jīng)是生活中的必需品之一。而混合集成電路設(shè)計(jì)作為便攜式裝置的大腦，在得到廣泛應(yīng)用的同時(shí)，也面臨著更加復(fù)雜多變的要求和挑戰(zhàn)?；旌霞呻娐返幕鶞?zhǔn)電壓性能的好壞，直接影響到終端便攜式設(shè)備的性能體驗(yàn)?；鶞?zhǔn)電壓的溫度特性，直接決定終端設(shè)備的使用溫度范圍，而基準(zhǔn)電路的最低工作電壓則限制了終端設(shè)備的另一重要性能—續(xù)航能力。

傳統(tǒng)的帶隙基準(zhǔn)電壓的設(shè)計(jì)思想是分別產(chǎn)生正、負(fù)溫度系數(shù)的電壓，然后通過運(yùn)算得到零溫度系數(shù)的基準(zhǔn)電壓。負(fù)溫度系數(shù)的電壓產(chǎn)生較為方便，但是正溫度系數(shù)基準(zhǔn)電壓則不容易得到。傳統(tǒng)的實(shí)現(xiàn)方式中可利用兩個(gè)工作在不相等電流密度下的三極管的基極-發(fā)射極電壓的差值來實(shí)現(xiàn)。但是其包含的運(yùn)算放大器的電路設(shè)計(jì)很難在低電壓，如：2V以下的電壓條件下正常工作。且為了減少匹配誤差，通常選擇較大尺寸和較多數(shù)量的三極管，這樣制作成的集成電路版圖較大且花費(fèi)成本也較高。

傳統(tǒng)技術(shù)中使用耗盡管結(jié)構(gòu)來實(shí)現(xiàn)電路在極低電壓下的正常工作，但是由于其溫度系數(shù)無法保證，輸出的基準(zhǔn)電壓隨溫度變化波動(dòng)也較大，溫度對(duì)基準(zhǔn)電壓的輸出影響較大，很難滿足高精度的應(yīng)用需求。

技術(shù)實(shí)現(xiàn)要素：

基于此，有必要針對(duì)傳統(tǒng)使用耗盡管來實(shí)現(xiàn)電路在極低電壓下正常工作時(shí)，溫度對(duì)輸出的基準(zhǔn)電壓影響較大的問題，提供一種低溫漂基準(zhǔn)電壓電路，能夠在極低電壓下正常工作的同時(shí)，還能夠使得輸出的基準(zhǔn)電壓與溫度相關(guān)性極低。

為達(dá)到實(shí)用新型目的，提供一種低溫漂基準(zhǔn)電壓電路，所述電路包括第一電壓單元，第二電壓單元和K倍放大單元；

所述第一電壓單元，用于產(chǎn)生第一電壓，其第一端接地；

所述K倍放大單元，用于將所述第一電壓放大K倍，其第一端與所述第一電壓單元的第二端連接，第二端與所述第二電壓單元的第一端連接，其中，K為大于零的常數(shù)；

所述第二電壓單元，用于產(chǎn)生第二電壓，其第一端接入電流源電路，第二端與所述第一電壓單元的第三端連接后作為基準(zhǔn)電壓的輸出端。

在其中一個(gè)實(shí)施例中，所述第一電壓單元包括NMOS管MN，所述第二電壓單元包括PMOS管MP，所述K倍放大單元包括電阻R1和電阻R2，其中：

所述NMOS管MN的源極與所述電阻R2的第一端連接后接地，所述NMOS管MN的柵極與所述電阻R2的第二端連接后與所述電阻R1的第一端連接，所述NMOS管MN的漏極與所述PMOS管MP的漏極及柵極連接后作為所述基準(zhǔn)電壓的輸出端；

所述PMOS管MP的源極與所述電阻R1的第二端連接后接入所述電流源電路。

在其中一個(gè)實(shí)施例中，所述第一電壓單元包括NPN型三極管QN，所述第二電壓單元包括PNP型三極管QP，所述K倍放大單元包括電阻R1和電阻R2，其中：

所述NPN型三極管QN的發(fā)射極與所述電阻R2的第一端連接后接地，所述NPN型三極管QN的基極與所述電阻R2的第二端連接后與所述電阻R1的第一端連接，所述NPN型三極管QN的集電極與所述PNP型三極管QP的集電極及基極連接后作為所述基準(zhǔn)電壓的輸出端；

所述PNP型三極管QP的發(fā)射極與所述電阻R1的第二端連接后接入所述電流源電路。

在其中一個(gè)實(shí)施例中，所述電流源電路包括電流鏡電路。

在其中一個(gè)實(shí)施例中，所述電流鏡電路包括PMOS管MP1，PMOS管MP2，PMOS管MP3，NMOS管MN1，NMOS管MN2和電阻Rs，其中：

所述PMOS管MP1，所述PMOS管MP2和所述PMOS管MP3的源極接入同一電源，所述PMOS管MP2和所述PMOS管MP3的柵極均與所述PMOS管MP1的柵極連接，且所述PMOS管MP3的柵極與所述PMOS管MP2的漏極連接；

所述PMOS管MP1的漏極與所述NMOS管MN1的漏極和柵極連接，所述NMOS管MN1的源極接地；

所述PMOS管MP2的漏極與所述NMOS管MN2的漏極連接，所述NMOS管MN2的柵極與所述NMOS管MN1的柵極連接，且所述NMOS管MN2的源極與所述電阻Rs連接后接地；

所述PMOS管MP3的漏極與所述第二電壓單元的第一端連接。

本實(shí)用新型還提供一種低溫漂基準(zhǔn)電壓電路，所述系統(tǒng)包括第一電壓單元，第二電壓單元和K倍放大單元；

所述第一電壓單元，用于產(chǎn)生第一電壓，其第一端接地；

所述K倍放大單元，用于將所述第一電壓放大K倍，其第一端與所述第一電壓單元的第二端連接，第二端與所述第一電壓單元的第三端連接后接入電流源電路，其中，K為大于零的常數(shù)；

所述第二電壓單元，用于產(chǎn)生第二電壓，其第一端與所述第一電壓單元的第三端連接后接入所述電流源電路，第二端作為基準(zhǔn)電壓的輸出端。

在其中一個(gè)實(shí)施例中，所述第一電壓單元包括PMOS管MP和MOS管M1，所述第二電壓單元包括NMOS管MN和MOS管M2，所述K倍放大單元包括電阻R1和電阻R2，其中：

所述PMOS管MP的柵極與所述電阻R1的第一端和所述電阻R2的第一端連接，所述PMOS管MP的源極與所述電阻R1的第二端連接后接入電流源電路，所述PMOS管MP的漏極與所述MOS管M1的柵極和漏極連接，所述MOS管M1的源極接地，所述電阻R2的第二端接地；

所述NMOS管MN的柵極和漏極接入所述電流源電路，所述NMOS管MN的源極作為所述基準(zhǔn)電壓的輸出端，并與所述MOS管M2的漏極連接，所述MOS管M2的柵極與所述MOS管M1的柵極和漏極連接，所述MOS管M2的源極接地。

在其中一個(gè)實(shí)施例中，所述第一電壓單元包括PNP型三極管QP和三極管Q1，第二電壓單元包括NPN型三極管QN和三極管Q2，所述K倍放大單元包括電阻R1和電阻R2，其中：

所述PNP型三極管QP的基極與所述電阻R1的第一端和所述電阻R2的第一端連接，所述PNP型三極管QP的發(fā)射極與所述電阻R1的第二端連接后接入電流源電路，所述PNP型三極管QP的集電極與所述三極管Q1的基極和集電極連接，所述三極管Q1的發(fā)射極接地，所述電阻R2的第二端接地；

所述NPN型三極管QN的基極和集電極接入所述電流源電路，所述NPN型三極管QN的發(fā)射極作為所述基準(zhǔn)電壓的輸出端，并與所述三極管Q2的集電極連接，所述三極管Q2的基極與所述三極管Q1的基極和集電極連接，所述三極管Q2的發(fā)射極接地。

在其中一個(gè)實(shí)施例中，所述電流源電路包括電流鏡電路。

在其中一個(gè)實(shí)施例中，所述電流鏡電路包括PMOS管MP1，PMOS管MP2，PMOS管MP3，NMOS管MN1，NMOS管MN2和電阻Rs，其中：

所述PMOS管MP1，所述PMOS管MP2和所述PMOS管MP3的源極接入同一電源，所述PMOS管MP2和所述PMOS管MP3的柵極均與所述PMOS管MP1的柵極連接，且所述PMOS管MP3的柵極與所述PMOS管MP2的漏極連接；

所述PMOS管MP1的漏極與所述NMOS管MN1的漏極和柵極連接，所述NMOS管MN1的源極接地；

所述PMOS管MP2的漏極與所述NMOS管MN2的漏極連接，所述NMOS管MN2的柵極與所述NMOS管MN1的柵極連接，且所述NMOS管MN2的源極與所述電阻Rs連接后接地；

所述PMOS管MP3的漏極與所述第二電壓單元的第一端連接。

本實(shí)用新型的有益效果包括：

上述低溫漂基準(zhǔn)電壓電路，直接利用兩個(gè)具有同為正溫度系數(shù)或者同為負(fù)溫度系數(shù)的第一電壓單元和第二電壓單元，計(jì)算得到使得的K值，然后設(shè)計(jì)一個(gè)計(jì)算得到的K值大小的K倍放大單元，并將K倍放大單元接入電路中，從而使輸出的基準(zhǔn)電壓與溫度相關(guān)性極低，甚至無關(guān)，實(shí)現(xiàn)電路在極低電壓下正常工作時(shí)溫度不同輸出的基準(zhǔn)電壓也無差異的效果，能夠滿足高精度的應(yīng)用需求，且其電路結(jié)構(gòu)設(shè)計(jì)簡單，所需的器件類型極少，極大地減小了設(shè)計(jì)難度和風(fēng)險(xiǎn)，在集成電路電路領(lǐng)域具有非常高的實(shí)用性和通用性。

附圖說明

圖1為一個(gè)實(shí)施例中的低溫漂基準(zhǔn)電壓電路的電路示意圖；

圖2為圖1所示低溫漂基準(zhǔn)電壓電路的一具體實(shí)施例的電路示意圖；

圖3為圖1所示低溫漂基準(zhǔn)電壓電路的另一具體實(shí)施例的電路示意圖；

圖4為圖1所示低溫漂基準(zhǔn)電壓電路的又一具體實(shí)施例的電路示意圖；

圖5為一個(gè)實(shí)施例中包括電流源電路的低溫漂基準(zhǔn)電壓電路的電路示意圖；

圖6為另一個(gè)實(shí)施例中的低溫漂基準(zhǔn)電壓電路的電路示意圖；

圖7為圖6所示低溫漂基準(zhǔn)電壓電路的一具體實(shí)施例的電路示意圖；

圖8為一個(gè)實(shí)施例中的低溫漂基準(zhǔn)電壓電路的直流電壓分析圖；

圖9為一個(gè)實(shí)施例中的低溫漂基準(zhǔn)電壓電路的溫度分析圖；

圖10為一個(gè)實(shí)施例中的低溫漂基準(zhǔn)電壓電路的電源抑制比分析圖。

具體實(shí)施方式

為了使本實(shí)用新型的目的、技術(shù)方案及優(yōu)點(diǎn)更加清楚明白，以下結(jié)合附圖及實(shí)施例對(duì)本實(shí)用新型低溫漂基準(zhǔn)電壓電路進(jìn)行進(jìn)一步詳細(xì)說明。應(yīng)當(dāng)理解，此處所描述的具體實(shí)施例僅用以解釋本實(shí)用新型，并不用于限定本實(shí)用新型。

在一個(gè)實(shí)施例中，如圖1所示，提供了一種低溫漂基準(zhǔn)電壓電路，該電路包括第一電壓單元，第二電壓單元和K倍放大單元。第一電壓單元，用于產(chǎn)生第一電壓，其第一端接地；K倍放大單元，用于將第一電壓放大K倍，其第一端與第一電壓單元的第二端連接，第二端與第二電壓單元的第一端連接，其中，K為大于零的常數(shù)；第二電壓單元，用于產(chǎn)生第二電壓，其第一端接入電流源電路，第二端與第一電壓單元的第三端連接后作為基準(zhǔn)電壓的輸出端。

本實(shí)施例中的低溫漂基準(zhǔn)電壓電路中的第一電壓單元工作時(shí)產(chǎn)生第一電壓V₁，第二電壓單元工作時(shí)產(chǎn)生第二電壓V₂，而電路中A點(diǎn)的電壓V_A由K倍放大單元和第一電壓單元共同決定：V_A＝K*V₁，而輸出的基準(zhǔn)電壓V_REF＝K*V₁-V₂，為了使輸出的基準(zhǔn)電壓V_REF與溫度無關(guān)，需要使得即使得而通常使用的第一、第二電壓單元，如：MOS管、三極管的電壓的溫度系數(shù)是隨著溫度的升高而下降的，即通常使用的第一、第二電壓單元是具有相同方向的溫度系數(shù)的，即為了保證能夠成立，K的值需要是大于零的常數(shù)才可能成立(如果K的值為負(fù)，則等式兩邊則不可能相等)，即根據(jù)的大小計(jì)算得到使式子成立的K值，然后根據(jù)K值的大小設(shè)計(jì)一個(gè)K倍放大單元，從而使得輸出的基準(zhǔn)電壓V_REF與溫度無關(guān)。

本實(shí)施例中的低溫漂基準(zhǔn)電壓電路，直接利用兩個(gè)具有同為正溫度系數(shù)或者同為負(fù)溫度系數(shù)的第一電壓單元和第二電壓單元，計(jì)算得到使得的K值，然后設(shè)計(jì)一個(gè)計(jì)算得到的K值大小的K倍放大單元，接入第一電壓單元的第二端和第二電壓單元的第一端之間，從而使輸出的基準(zhǔn)電壓與溫度相關(guān)性極低，甚至無關(guān)，即實(shí)現(xiàn)輸出的基準(zhǔn)電壓即使在不同溫度下也無差異的效果，能夠滿足高精度的應(yīng)用需求，且其電路結(jié)構(gòu)設(shè)計(jì)簡單，所需的器件類型極少，極大地減小了設(shè)計(jì)難度和風(fēng)險(xiǎn)，在集成電路電路領(lǐng)域具有非常高的實(shí)用性和通用性。

其中，第一電壓單元和第二電壓單元可分別為MOS管或三極管。

在一個(gè)實(shí)施例中，參見圖2，第一電壓單元包括NMOS管MN，第二電壓單元包括PMOS管MP，K倍放大單元包括電阻R1和電阻R2。其中：NMOS管MN的源極與電阻R2的第一端連接后接地，NMOS管MN的柵極與電阻R2的第二端連接后與電阻R1的第一端連接，NMOS管MN的漏極與PMOS管MP的漏極及柵極連接后作為基準(zhǔn)電壓的輸出端。PMOS管MP的源極與電阻R1的第二端連接后接入電流源電路。

該實(shí)施例為實(shí)現(xiàn)圖1所示的電路圖的具體電路結(jié)構(gòu)，其為較優(yōu)的一種實(shí)施例。在該電路中其主要包括PMOS管MP(對(duì)應(yīng)第二電壓單元)，NMOS管MN(對(duì)應(yīng)第一電壓單元)和比例電阻R1和R2(對(duì)應(yīng)K倍放大單元)。當(dāng)電源啟動(dòng)時(shí)，電流源電路產(chǎn)生電流I，電流I首先流經(jīng)比例電阻R1和R2，當(dāng)電流I、電阻R2以及NMOS管MN的開啟閾值Vthn滿足I*R2＝Vgsn>Vthn時(shí)，其中Vgsn為NMOS管MN柵極的電壓，NMOS管MN導(dǎo)通，此時(shí)PMOS管MP的柵極電壓被拉低，當(dāng)PMOS管MP的柵源電壓|Vgsp|>|Vthp|時(shí)，PMOS管導(dǎo)通，此時(shí)PMOS管MP對(duì)電流I進(jìn)行分流，減小流經(jīng)比例電阻R1、R2的電流。當(dāng)流經(jīng)比例電阻R1、R2的電流偏小時(shí)，由I*R2＝Vgsn>Vthn可知，NMOS管MN的柵極電壓Vgsn會(huì)減小，其通過PMOS管MP對(duì)電流I進(jìn)行分流亦會(huì)減小，從而增大流經(jīng)比例電阻R1、R2的電流，這樣反復(fù)最終使得整個(gè)電路趨于穩(wěn)定，當(dāng)電路最終穩(wěn)定時(shí)，基準(zhǔn)電壓V_REF由下式確定：V_REF＝(1+R1/R2)Vgsn-︱Vgsp︱，其中，Vgsp是PMOS管MP的柵源電壓。

而對(duì)于NMOS管MN和PMOS管MP有：Vgsn＝Vdsatn+Vthn，︱Vgsp︱＝︱Vdsatp︱+︱Vthp︱，其中，Vdsatn為NMOS管的電壓的變化值，Vdsatp為PMOS管的電壓的變化值。由上述V_REF＝(1+R1/R2)Vgsn-︱Vgsp︱和Vgsn＝Vdsatn+Vthn，︱Vgsp︱＝︱Vdsatp︱+︱Vthp︱式子可知，當(dāng)電流I恒定，電阻R1、R2取值足夠大時(shí)，基準(zhǔn)電壓V_REF與電源電壓無關(guān)。且當(dāng)電流I恒定時(shí)，NMOS管MN和PMOS管MP的寬長比足夠大時(shí)，電壓變化值Vdsatn和Vdsatp對(duì)NMOS管MN和PMOS管MP的影響很小(類似水管，當(dāng)水管寬長比足夠大時(shí)，水流流量的變化值對(duì)水管影響很小)，Vgsn、︱Vgsp︱與電流I的相關(guān)性很小，主要由Vthn和︱Vthp︱決定，而Vthn和︱Vthp︱是由NMOS管MN和PMOS管MP生產(chǎn)時(shí)的工藝決定的。對(duì)于絕大部分工藝，Vgsn和︱Vgsp︱的溫度系數(shù)Tgsn和Tgsp均為負(fù)數(shù)，且滿足︱Tgsn︱<︱Tgsp︱，故，當(dāng)R1與R2比值設(shè)置合適，滿足(1+R1/R2)︱Tgsn︱＝︱Tgsp︱，則，基準(zhǔn)電壓VREF表現(xiàn)與溫度無關(guān)。

該實(shí)施例中的低溫漂基準(zhǔn)電壓電路，利用兩個(gè)同樣具有負(fù)溫度系數(shù)的電壓進(jìn)行運(yùn)算，得到零溫度系數(shù)電壓。電源電壓僅需高于(1+R1/R2)Vgsn≈Vthn+Vthp，即可產(chǎn)生基準(zhǔn)電壓，且該實(shí)施例中的電路僅需PMOS管MP、NMOS管MN以及電阻R1、R2四個(gè)器件即可實(shí)現(xiàn)，結(jié)構(gòu)極其簡單，容易實(shí)現(xiàn)，集成電路中版圖占用尺寸小，具有很高的工業(yè)應(yīng)用價(jià)值。

在一個(gè)實(shí)施例中，參見圖3，第一電壓單元包括NPN型三極管QN，第二電壓單元包括PNP型三極管QP，K倍放大單元包括電阻R1和電阻R2。其中：NPN型三極管QN的發(fā)射極與電阻R2的第一端連接后接地，NPN型三極管QN的基極與電阻R2的第二端連接后與電阻R1的第一端連接，NPN型三極管QN的集電極與PNP型三極管QP的集電極及基極連接后作為基準(zhǔn)電壓的輸出端。PNP型三極管QP的發(fā)射極與電阻R1的第二端連接后接入電流源電路。

該實(shí)施例為實(shí)現(xiàn)圖1所示的電路圖的具體電路結(jié)構(gòu)，其使用三極管替代前述實(shí)施例中的MOS管，可以起到節(jié)約電路器件成本的效果。由于其與前述實(shí)施例中的原理相似，此處不再贅述。

在一個(gè)實(shí)施例中，參見圖4，低溫漂基準(zhǔn)電壓電路可以是三極管和MOS管的混合使用來實(shí)現(xiàn)輸出的基準(zhǔn)電壓與溫度無關(guān)。

在一個(gè)實(shí)施例中，參見圖5，電流源電路包括電流鏡電路。具體地，電流鏡電路包括PMOS管MP1，PMOS管MP2，PMOS管MP3，NMOS管MN1，NMOS管MN2和電阻Rs。其中：PMOS管MP1，PMOS管MP2和PMOS管MP3的源極接入同一電源，PMOS管MP2和所述PMOS管MP3的柵極均與PMOS管MP1的柵極連接，且PMOS管MP3的柵極與PMOS管MP2的漏極連接。PMOS管MP1的漏極與NMOS管MN1的漏極和柵極連接，NMOS管MN1的源極接地。PMOS管MP2的漏極與NMOS管MN2的漏極連接，NMOS管MN2的柵極與NMOS管MN1的柵極連接，且NMOS管MN2的源極與電阻Rs連接后接地。PMOS管MP3的漏極與第二電壓單元的第一端連接。

上述實(shí)施例中產(chǎn)生電流I的一具體電路結(jié)構(gòu)，電流鏡電路能夠產(chǎn)生穩(wěn)定的與電源無關(guān)的電流I。其主要包括PMOS管MP1、MP2和NMOS管MN1、MN2以及電阻Rs，其中PMOS管MP1、MP2具有相同的幾何尺寸，而NMOS管MN1、MN2的幾何尺寸比例為1：k。

由NMOS管MN1、MN2和電阻Rs可以寫出：Vgs1＝Vgs2+I*Rs，其中，I是流經(jīng)NMOS管MN1和MN2的電流。Vgs1和Vgs2分別是NMOS管MN1和MN2的柵極電壓。由上述公式結(jié)合飽和區(qū)NMOS管漏極電流與柵極電壓的計(jì)算公式，得出I＝2/(u_n C_ox(W/L)_N)*1/(Rs^2)*(1-1/√k)^2，其中，W/L為NMOS管的寬長比，U_n為NMOS管電子的遷移速率，C_ox為NMOS管單位面積柵氧化層電容，由該公式中不難看出，電流I與電源電壓無關(guān)(但仍是溫度和工藝的函數(shù))，其大小由電阻Rs的阻值以及NMOS管MN2、MN1的尺寸比例系數(shù)k來決定。

圖5電路中的PMOS管MP、MP3、NMOS管MN以及比例電阻R1、R2主要用于產(chǎn)生基準(zhǔn)電壓V_REF。其中PMOS管MP3與PMOS管MP1、MP2尺寸相同，并共同構(gòu)成電流鏡結(jié)構(gòu)，PMOS管MP3輸出的電流大小與PMOS管MP1、MP2的電流I相等。

基于同一實(shí)用新型構(gòu)思，還提供一種低溫漂基準(zhǔn)電壓電路，如圖6所示，該電路包括第一電壓單元，第二電壓單元和K倍放大單元。第一電壓單元，用于產(chǎn)生第一電壓，其第一端接地。K倍放大單元，用于將第一電壓放大K倍，其第一端與第一電壓單元的第二端連接，第二端與第一電壓單元的第三端連接后接入電流源電路，其中，K為大于零的常數(shù)。第二電壓單元，用于產(chǎn)生第二電壓，其第一端與第一電壓單元的第三端連接后接入電流源電路，第二端作為基準(zhǔn)電壓的輸出端。

本實(shí)施例中的低溫漂基準(zhǔn)電壓電路的工作原理與前述實(shí)施例中的低溫漂基準(zhǔn)電壓電路相似，第一電壓單元工作時(shí)產(chǎn)生第一電壓V₁，第二電壓單元工作時(shí)產(chǎn)生第二電壓V₂，而電路中A點(diǎn)的電壓V_A由K倍放大單元和第一電壓單元共同決定：V_A＝K*V₁，而輸出的基準(zhǔn)電壓V_REF＝K*V₁-V₂，為了使輸出的基準(zhǔn)電壓V_REF與溫度無關(guān)，需要使得即使得而通常使用的第一、第二電壓單元，如：MOS管、三極管的電壓的溫度系數(shù)是隨著溫度的升高而下降的，即通常使用的第一、第二電壓單元是具有相同方向的溫度系數(shù)的，即為了保證能夠成立，K的值需要是大于零的常數(shù)才可能成立。在設(shè)計(jì)本實(shí)施例中的低溫漂基準(zhǔn)電壓電路時(shí)，需要根據(jù)的大小計(jì)算得到使式子成立的K值，然后根據(jù)K值的大小設(shè)計(jì)一個(gè)K倍放大單元，從而使得輸出的基準(zhǔn)電壓V_REF與溫度無關(guān)。

本實(shí)施例中的低溫漂基準(zhǔn)電壓電路，直接利用兩個(gè)具有同為正溫度系數(shù)或者同為負(fù)溫度系數(shù)的第一電壓單元和第二電壓單元，計(jì)算得到使得的K值，然后設(shè)計(jì)一個(gè)計(jì)算得到的K值大小的K倍放大單元，并將K倍放大單元接入到電路中，從而使輸出的基準(zhǔn)電壓與溫度相關(guān)性極低，甚至無關(guān)，即實(shí)現(xiàn)輸出的基準(zhǔn)電壓即使在不同溫度下也無大差異的效果，能夠滿足高精度的應(yīng)用需求，且其電路結(jié)構(gòu)設(shè)計(jì)簡單，所需的器件類型極少，極大地減小了設(shè)計(jì)難度和風(fēng)險(xiǎn)，在集成電路電路領(lǐng)域具有非常高的實(shí)用性和通用性。

在一個(gè)實(shí)施例中，參見圖7，第一電壓單元包括PMOS管MP和MOS管M1，第二電壓單元包括NMOS管MN和MOS管M2，K倍放大單元包括電阻R1和電阻R2。其中：PMOS管MP的柵極與電阻R1的第一端和電阻R2的第一端連接，PMOS管MP的源極與電阻R1的第二端連接后接入電流源電路，PMOS管MP的漏極與MOS管M1的柵極和漏極連接，MOS管M1的源極接地，電阻R2的第二端接地。NMOS管MN的柵極和漏極接入電流源電路，NMOS管MN的源極作為基準(zhǔn)電壓的輸出端，并與MOS管M2的漏極連接，MOS管M2的柵極與MOS管M1的柵極和漏極連接，MOS管M2的源極接地。

該實(shí)施例為實(shí)現(xiàn)圖6所示的電路圖的具體電路結(jié)構(gòu)，其為一種優(yōu)選的實(shí)施方式。在該電路中主要包括PMOS管MP和MOS管M1(對(duì)應(yīng)第一電壓單元)，NMOS管MN和MOS管M2(對(duì)應(yīng)第二電壓單元)和比例電阻R1和R2(對(duì)應(yīng)K倍放大單元)。當(dāng)電源啟動(dòng)時(shí)，電流源電路產(chǎn)生電流I，電流首先流經(jīng)比例電阻R1和R2，當(dāng)電流I流經(jīng)電阻R1時(shí)，由于存在電阻R1的壓降，會(huì)使得PMOS管MP的柵極電壓小于源極電壓，當(dāng)PMOS管MP的柵極電壓Vgsp＝IR1＜Vthp，其中，Vthp為PMOS管MP的電壓開啟閾值，PMOS管MP導(dǎo)通，POMS管MP導(dǎo)通后，MOS管M1和MOS管M2(MOS管M1和M2優(yōu)選為NMOS管)的柵極電壓被拉高，此時(shí)MOS管M1和M2導(dǎo)通，MOS管M2導(dǎo)通后，使得NMOS管MN源極電壓被拉低，而其柵極電壓為A點(diǎn)電壓，當(dāng)NMOS管MN的柵源電壓Vgsn>Vthn時(shí)，NMOS管MN也導(dǎo)通，此時(shí)PMOS管MP和NMOS管MN對(duì)電流I進(jìn)行分流，減小流經(jīng)比例電阻R1、R2的電流。當(dāng)流經(jīng)比例電阻R1、R2的電流偏小時(shí)，電阻R1帶來的壓降將減小，此時(shí)PMOS管MP柵極的電壓與源極電壓接近，由Vgsp＝V_A-I*R1，PMOS管MP的柵極電壓將增大，其通過PMOS管MP和NMOS管MN對(duì)電流I進(jìn)行分流亦會(huì)減小，從而增大流經(jīng)比例電阻R1、R2的電流，這樣反復(fù)最終使得整個(gè)電路趨于穩(wěn)定，當(dāng)電路最終穩(wěn)定時(shí)，基準(zhǔn)電壓V_REF由下式確定：V_REF＝(1+R1/R2)Vgsp-︱Vgsn︱。

而對(duì)于NMOS管MN和PMOS管MP有：Vgsn＝Vdsatn+Vthn，︱Vgsp︱＝︱Vdsatp︱+︱Vthp︱，其中，Vdsatn為NMOS管的電壓的變化值，Vdsatp為PMOS管的電壓的變化值。由上述V_REF＝(1+R1/R2)Vgsp-︱Vgsn︱和Vgsn＝Vdsatn+Vthn，︱Vgsp︱＝︱Vdsatp︱+︱Vthp︱式子可知，當(dāng)電流I恒定，電阻R1、R2取值足夠大時(shí)，基準(zhǔn)電壓V_REF與電源電壓無關(guān)。且當(dāng)電流I恒定時(shí)，NMOS管MN和PMOS管MP的寬長比足夠大時(shí)，電壓變化值Vdsatn.和Vdsatp對(duì)NMOS管MN和PMOS管MP的影響很小，Vgsn、︱Vgsp︱與電流I的相關(guān)性很小，主要由Vthn和︱Vthp︱決定，而Vthn和︱Vthp︱是由NMOS管MN和PMOS管MP生產(chǎn)時(shí)的工藝決定的。對(duì)于絕大部分工藝，Vgsn和︱Vgsp︱的溫度系數(shù)Tgsn和Tgsp均為負(fù)數(shù)，且滿足︱Tgsn︱>︱Tgsp︱，故，當(dāng)R1與R2比值設(shè)置合適，滿足(1+R1/R2)︱Tgsp︱＝︱Tgsn︱，則，基準(zhǔn)電壓VREF表現(xiàn)與溫度無關(guān)。

該實(shí)施例中的低溫漂基準(zhǔn)電壓電路，利用兩個(gè)同樣具有負(fù)溫度系數(shù)的電壓進(jìn)行運(yùn)算，得到零溫度系數(shù)電壓。電源電壓僅需高于(1+R1/R2)Vgsp≈Vthn+Vthp，即可產(chǎn)生基準(zhǔn)電壓，且該實(shí)施例中的電路僅需PMOS管MP、NMOS管MN、MOS管M1、MOS管M2以及電阻R1、R2四個(gè)器件即可實(shí)現(xiàn)，結(jié)構(gòu)極其簡單，容易實(shí)現(xiàn)，集成電路中版圖占用尺寸小，具有很高的工業(yè)應(yīng)用價(jià)值。

在一個(gè)實(shí)施例中，第一電壓單元包括PNP型三極管QP和三極管Q1，第二電壓單元包括NPN型三極管QN和三極管Q2，K倍放大單元包括電阻R1和電阻R2。其中：PNP型三極管QP的基極與電阻R1的第一端和電阻R2的第一端連接，PNP型三極管QP的發(fā)射極與電阻R1的第二端連接后接入電流源電路，PNP型三極管QP的集電極與三極管Q1的基極和集電極連接，三極管Q1的發(fā)射極接地，電阻R2的第二端接地。NPN型三極管QN的基極和集電極接入電流源電路，NPN型三極管QN發(fā)射極作為基準(zhǔn)電壓的輸出端，并與三極管Q2的集電極連接，三極管Q2的基極與三極管Q1的基極和集電極連接，三極管Q2的發(fā)射極接地。

該實(shí)施例為實(shí)現(xiàn)圖6所示的電路圖的具體電路結(jié)構(gòu)，其使用三極管替代前述實(shí)施例中的MOS管，可以起到節(jié)約電路器件成本的效果。由于其與前述實(shí)施例中的原理相似，此處不再贅述。

在一個(gè)實(shí)施例中，電流源電路包括電流鏡電路。具體地，電流鏡電路包括PMOS管MP1，PMOS管MP2，PMOS管MP3，NMOS管MN1，NMOS管MN2和電阻Rs。其中：PMOS管MP1，PMOS管MP2和PMOS管MP3的源極接入同一電源，PMOS管MP2和PMOS管MP3的柵極均與PMOS管MP1的柵極連接，且PMOS管MP3的柵極與PMOS管MP2的漏極連接。PMOS管MP1的漏極與NMOS管MN1的漏極和柵極連接，NMOS管MN1的源極接地。PMOS管MP2的漏極與NMOS管MN2的漏極連接，NMOS管MN2的柵極與NMOS管MN1的柵極連接，且NMOS管MN2的源極與電阻Rs連接后接地。PMOS管MP3的漏極與第二電壓單元的第一端連接。

該實(shí)施例為產(chǎn)生穩(wěn)定的與電源無關(guān)的電流I的具體電路結(jié)構(gòu)，其產(chǎn)生電流I的原理已在前述實(shí)施例中詳細(xì)描述過，此處不再贅述。

為了進(jìn)一步說明上述實(shí)施例中低溫漂基準(zhǔn)電壓電路，以下結(jié)合對(duì)上述低溫漂基準(zhǔn)電壓電路的相關(guān)參數(shù)進(jìn)行仿真的仿真結(jié)果進(jìn)行說明：圖8為一個(gè)實(shí)施例中的低溫漂基準(zhǔn)電壓電路的直流電壓分析圖，圖中顯示基準(zhǔn)電壓在電源電壓從1V～6V的變化情況。圖中最上面的方框中線條仿真的是電源電壓變化情況，從圖中可以看出，模擬的電源電壓變化與實(shí)際的電源電壓保持一致，電源電壓的變化值為4.4V，即電源電壓從1.607V變化為6V。圖中中間的方框中線條仿真的是基準(zhǔn)電壓隨著電源電壓的變化情況，其中M5點(diǎn)表示電源電壓為1.595V時(shí)對(duì)應(yīng)的基準(zhǔn)電壓為679.1mV，M5點(diǎn)之前表示電路在建立過程中，此時(shí)電路處于不穩(wěn)定的狀態(tài)；M6點(diǎn)表示電源電壓在4.724V時(shí)對(duì)應(yīng)的基準(zhǔn)電壓為702.6mV；M3點(diǎn)表示電源電壓變化4.4V時(shí)基準(zhǔn)電壓的變化值為37.91mV。圖中下面的方框中線條仿真的是基準(zhǔn)電流隨著電源電壓的變化情況，其中M9點(diǎn)表示電源電壓在1.598V對(duì)應(yīng)的基準(zhǔn)電流為1.696μA，M10點(diǎn)表示電源電壓為5V時(shí)對(duì)應(yīng)的基準(zhǔn)電流為2.019μA，M6點(diǎn)表示的是電源電壓變化4.396V時(shí)對(duì)應(yīng)的基準(zhǔn)電流變化565.6nA。從該圖中可知看出，在電源電壓為1.595V時(shí)基準(zhǔn)電壓就能夠正常工作，即基準(zhǔn)電壓能夠在極低電源電壓下工作，且基準(zhǔn)電壓的工作電壓可以低至1.595V。

圖9為一個(gè)實(shí)施例中的低溫漂基準(zhǔn)電壓電路的溫度分析圖，其顯示了基準(zhǔn)電壓和溫度的變化關(guān)系，其中，M0點(diǎn)表示的是在正溫度系數(shù)時(shí)，溫度變化95.2℃時(shí)對(duì)應(yīng)的基準(zhǔn)電壓變化13.75mV，從該圖中可知看出，溫度變化很大時(shí)，基準(zhǔn)電壓只變化了一點(diǎn)，即溫度對(duì)基準(zhǔn)電壓的數(shù)據(jù)影響很小，輸出的基準(zhǔn)電壓的與溫度的相關(guān)性極低。圖10為一個(gè)實(shí)施例中的低溫漂基準(zhǔn)電壓電路的電源抑制比分析圖，該圖中顯示在頻率低于43.13kHz時(shí)，電源的噪聲信號(hào)可以縮小到1％(-41.97dB)，由此，本實(shí)施例中的電路在一定的帶寬下(43.13kHz)時(shí)，電源的抗干擾能力很好，能夠較好地輸出基準(zhǔn)電壓，當(dāng)電路超出一定帶寬時(shí)(如超出43.13kHz)時(shí)，電源的抗干擾能力較差，因此，上述實(shí)施例中的電路的最優(yōu)使用環(huán)境限定在43.13kHz的帶寬以下。由上述仿真圖8至圖10中可以明確地看出，當(dāng)溫度變化很大時(shí)，基準(zhǔn)電壓只變化了一點(diǎn)，即上述實(shí)施例中低溫漂基準(zhǔn)電壓電路實(shí)現(xiàn)了輸出的基準(zhǔn)電壓與溫度相關(guān)性極低的效果，并且在一定的使用環(huán)境下，其具有很強(qiáng)的抗干擾能力，能夠滿足高精度的應(yīng)用需求。

上述實(shí)施例中的低溫漂基準(zhǔn)電壓電路，直接利用兩個(gè)具有同為正溫度系數(shù)或者同為負(fù)溫度系數(shù)的第一電壓單元和第二電壓單元，計(jì)算得到使得的K值，然后設(shè)計(jì)一個(gè)計(jì)算得到的K值大小的K倍放大單元，并將K倍放大單元接入電路中，從而使輸出的基準(zhǔn)電壓與溫度相關(guān)性極低，甚至無關(guān)，實(shí)現(xiàn)電路在極低電壓下正常工作時(shí)溫度不同輸出的基準(zhǔn)電壓也無大差異的效果，能夠滿足高精度的應(yīng)用需求，且其電路結(jié)構(gòu)設(shè)計(jì)簡單，所需的器件類型極少，極大地減小了設(shè)計(jì)難度和風(fēng)險(xiǎn)，在集成電路電路領(lǐng)域具有非常高的實(shí)用性和通用性。

以上所述實(shí)施例的各技術(shù)特征可以進(jìn)行任意的組合，為使描述簡潔，未對(duì)上述實(shí)施例中的各個(gè)技術(shù)特征所有可能的組合都進(jìn)行描述，然而，只要這些技術(shù)特征的組合不存在矛盾，都應(yīng)當(dāng)認(rèn)為是本說明書記載的范圍。

以上所述實(shí)施例僅表達(dá)了本實(shí)用新型的幾種實(shí)施方式，其描述較為具體和詳細(xì)，但并不能因此而理解為對(duì)實(shí)用新型專利范圍的限制。應(yīng)當(dāng)指出的是，對(duì)于本領(lǐng)域的普通技術(shù)人員來說，在不脫離本實(shí)用新型構(gòu)思的前提下，還可以做出若干變形和改進(jìn)，這些都屬于本實(shí)用新型的保護(hù)范圍。因此，本實(shí)用新型專利的保護(hù)范圍應(yīng)以所附權(quán)利要求為準(zhǔn)。