本實用新型實施例涉及電路技術(shù)，尤其涉及一種穩(wěn)壓電路。

背景技術(shù)：

隨著集成電路的規(guī)模越來越大，復雜度也越來越高，同時對電路的各種性能要求也越來越高。

例如集成電路中經(jīng)常用到的低壓差穩(wěn)壓電路，參見圖1所示的傳統(tǒng)的低壓差穩(wěn)壓電路的電路結(jié)構(gòu)示意圖，包括：電壓偏置單元110，與控制單元150和第一級運算放大單元120相連，用于在控制單元150的控制下為第一級運算放大單元120提供偏置電壓；第一級運算放大單元120，與控制單元150和第二級運算放大單元130相連，用于在控制單元150和偏置電壓的控制下對輸出電壓VOUT與參考電壓VBG之間的電壓差進行放大，并將結(jié)果輸出給第二級運算放大單元130；第二級運算放大單元130，與控制單元150相連，用于在控制單元150的控制下對第一級運算放大單元120的輸出電壓進行驅(qū)動能力放大，并輸出與參考電壓VBG相同的輸出電壓VOUT；密勒補償單元140，分別與第一級運算放大單元120和第二級運算放大單元130相連，用于減慢輸出電壓VOUT的瞬態(tài)響應(yīng)；控制單元150，分別與電壓偏置單元110、第一級運算放大單元120和第二級運算放大單元130相連，用于在控制信號EN的控制下，控制所述各單元的工作。需要說明的是在圖1中由于控制單元150的組成部分分布在相距較遠的位置，所以不方便用線框圈出示意，控制單元150包括第一PMOS管MP1、第四PMOS管MP4、第七PMOS管MP7和第二NMOS管MN2。

但是，現(xiàn)有技術(shù)中，如圖1所示傳統(tǒng)的低壓差穩(wěn)壓電路當輸出端有負載加進來的時刻，會導致輸出端有一個較大的過沖電壓，此過沖電壓會導致穩(wěn)壓電路中已經(jīng)穩(wěn)定的輸出電壓VOUT變得不穩(wěn)定，不穩(wěn)定的輸出電壓VOUT經(jīng)反饋到第一級運算放大單元120，使得所述不穩(wěn)定的輸出電壓VOUT與參考電壓VBG之間的差值增大，因此所述穩(wěn)壓電路在負載加進來的時候需要再次重新調(diào)整輸出電壓VOUT，使之與參考電壓相等重新恢復到穩(wěn)定值上，因此導致低壓差穩(wěn)壓電路所需的穩(wěn)定時間過長，影響該電路的穩(wěn)壓性能。

技術(shù)實現(xiàn)要素：

本實用新型提供一種穩(wěn)壓電路，減小了負載帶來的過沖電壓，同時減小了負載對電路的穩(wěn)定性的影響。

本實用新型實施例提供一種穩(wěn)壓電路，所述電路包括：

電壓偏置單元、第一級運算放大單元、第二級運算放大單元、密勒補償單元、控制單元，還包括：

互補開關(guān)單元，分別與所述穩(wěn)壓電路的輸出電壓端和所述第一級運算放大單元的輸入端相連，用于當所述穩(wěn)壓電路的輸出電壓端連接負載的時候，斷開所述穩(wěn)壓電路的輸出電壓端與所述第一級運算放大單元的輸入端之間的通路，導通參考電壓與所述第一級運算放大單元輸入端之間的通路，以使所述第一級運算放大單元的輸入端電壓保持與參考電壓相等。

示例性地，所述電壓偏置單元包括：第二PMOS管、第三PMOS管、第一NMOS管和第三NMOS管，其中：

所述第二PMOS管的源極與電源相連，柵極以及漏極與所述第一NMOS管 的漏極相連；所述第三PMOS管的源極與電源相連，柵極與所述第二PMOS管的柵極相連，漏極與所述第三NMOS管的漏極相連；所述第一NMOS管的柵極與參考電壓相連，源極與所述第三NMOS管的源極相連；所述第三NMOS管的漏極與柵極相連。

優(yōu)選的，所述第一級運算放大單元包括：第五PMOS管、第六PMOS管、第四NMOS管、第五NMOS管和第六NMOS管，其中：

所述第五PMOS管的源極與電源相連，柵極以及漏極與所述第五NMOS管的漏極相連；所述第六PMOS管的源極與電源相連，柵極與所述第五PMOS管的柵極相連，漏極與所述第六NMOS管的漏極相連；所述第五NMOS管的柵極與所述穩(wěn)壓電路的輸出電壓端相連，源極與所述第六NMOS管的源極以及所述第四NMOS管的漏極相連；所述第六NMOS管的柵極與參考電壓相連；所述第四NMOS管的柵極與所述第三NMOS管的柵極相連，源極與第三NMOS管的源極相連。

進一步地，所述第二級運算放大單元包括：第八PMOS管、第二電阻和第三電阻，其中：

所述第八PMOS管的源極與電源相連，柵極與所述第六PMOS管的漏極相連，漏極與所述第二電阻的第一端相連，所述第二電阻的第二端與所述第三電阻的第一端以及輸出電壓端相連，所述第三電阻的第二端與地相連。

優(yōu)選的，所述密勒補償單元包括，第一電阻和第一電容，其中：所述第一電阻的第一端與所述第六PMOS管的漏極相連，第二端與所述第一電容的第一端相連，所述第一電容的第二端與所述第八PMOS管的漏極相連。

優(yōu)選的，所述控制單元包括：第一PMOS管、第四PMOS管、第七PMOS 管和第二NMOS管，其中：

所述第一PMOS管的源極與電源相連，漏極與所述第二PMOS管的漏極相連，柵極與控制信號相連；所述第四PMOS管的柵極與控制信號相連，源極與電源相連，漏極與所述第五PMOS管的漏極相連；所述第七PMOS管的柵極與控制信號相連，源極與電源相連，漏極與所述第六PMOS管的漏極相連；所述第二NMOS管的柵極與反控制信號相連，漏極與所述第三NMOS管的漏極相連，源極與地相連。

進一步地，所述互補開關(guān)單元包括：第七NMOS管、第八NMOS管、第九PMOS管和第十PMOS管，其中，所述第九PMOS管的柵極與脈沖信號相連，源極分別與所述第七NMOS管的漏極和所述穩(wěn)壓電路的輸出電壓端相連，漏極與所述第七NMOS管的源極和所述第一級運算放大單元的輸入端相連；所述第七NMOS管的柵極與反脈沖信號相連；所述第十PMOS管的柵極與反脈沖信號相連，源極與所述第八NMOS管的漏極和參考電壓相連，漏極與所述第八NMOS管的源極以及所述第一級運算放大單元的輸入端相連；所述第八NMOS管的柵極與脈沖信號相連。

本實用新型實施例提供的一種穩(wěn)壓電路，包括電壓偏置單元、第一級運算放大單元、第二級運算放大單元、密勒補償單元、控制單元和互補開關(guān)單元，所述互補開關(guān)單元分別與所述穩(wěn)壓電路的輸出電壓端和所述第一級運算放大單元的輸入端相連，用于當所述穩(wěn)壓電路的輸出電壓端連接負載的時候，斷開所述穩(wěn)壓電路的輸出電壓端與所述第一級運算放大單元的輸入端之間的通路，導通參考電壓與所述第一級運算放大單元輸入端之間的通路，以使所述第一級運算放大單元的輸入端電壓保持與參考電壓相等，減小了負載帶來的過沖電壓， 同時減小了負載對電路的穩(wěn)定性的影響。

附圖說明

圖1是傳統(tǒng)的低壓差穩(wěn)壓電路的電路結(jié)構(gòu)示意圖；

圖2是本實用新型實施例一提供的一種穩(wěn)壓電路的結(jié)構(gòu)示意圖；

圖3是本實用新型實施例二提供的一種穩(wěn)壓電路的結(jié)構(gòu)示意圖。

具體實施方式

下面結(jié)合附圖和實施例對本實用新型作進一步的詳細說明。可以理解的是，此處所描述的具體實施例僅僅用于解釋本實用新型，而非對本實用新型的限定。另外還需要說明的是，為了便于描述，附圖中僅示出了與本實用新型相關(guān)的部分而非全部結(jié)構(gòu)。

實施例一

圖2為本實用新型實施例一提供的一種穩(wěn)壓電路結(jié)構(gòu)示意圖，本實施例適用于在集成電路中使用穩(wěn)壓電路的情況。具體參見如圖2所示，本實施例提供的一種穩(wěn)壓電路具體包括：

電壓偏置單元210，第一級運算放大單元220、第二級運算放大單元230，密勒補償單元240、控制單元250和互補開關(guān)單元260；

其中，互補開關(guān)單元260，分別與穩(wěn)壓電路的輸出電壓端VOUT和第一級運算放大單元220的輸入端相連，用于當所述穩(wěn)壓電路的輸出電壓端VOUT連接負載的時候，斷開所述穩(wěn)壓電路的輸出電壓端VOUT與第一級運算放大單元220的輸入端之間的通路，導通參考電壓VBG與第一級運算放大單元220輸入 端之間的通路，以使第一級運算放大單元220的輸入端電壓保持與參考電壓VBG相等。

本實用新型實施例提供的一種穩(wěn)壓電路，在傳統(tǒng)的低壓差穩(wěn)壓電路的基礎(chǔ)上，通過增加互補開關(guān)單元，實現(xiàn)了當所述穩(wěn)壓電路的輸出電壓端連接負載的時候，斷開所述穩(wěn)壓電路的輸出電壓端與所述第一級運算放大單元的輸入端之間的通路，導通參考電壓與所述第一級運算放大單元輸入端之間的通路，以使所述第一級運算放大單元的輸入端電壓保持與參考電壓相等，進而減小了負載帶來的過沖電壓，同時減小了負載對電路的穩(wěn)定性的影響。

實施例二

圖3是本實用新型實施例二提供的一種穩(wěn)壓電路結(jié)構(gòu)示意圖，在上述實施例的基礎(chǔ)上，本實施例對組成所述穩(wěn)壓電路的各單元進行了優(yōu)化，具體參見圖3所示：

示例性地，電壓偏置單元210包括：第二PMOS管MP2、第三PMOS管MP3、第一NMOS管MN1和第三NMOS管MN3，其中：

第二PMOS管MP2的源極與電源VCC相連，柵極以及漏極與第一NMOS管MN1的漏極相連；第三PMOS管MP3的源極與電源VCC相連，柵極與第二PMOS管MP2的柵極相連，漏極與第三NMOS管MN3的漏極相連；第一NMOS管MN1的柵極與參考電壓VBG相連，源極與第三NMOS管MN3的源極相連；第三NMOS管MN3的漏極與柵極相連。

示例性地，第一級運算放大單元220包括：第五PMOS管MP5、第六PMOS管MP6、第四NMOS管MN4、第五NMOS管MN5和第六NMOS管MN6，其 中：

第五PMOS管MP5的源極與電源VCC相連，柵極以及漏極與第五NMOS管MN5的漏極相連；第六PMOS管MP6的源極與電源VCC相連，柵極與第五PMOS管MP5的柵極相連，漏極與第六NMOS管MN6的漏極相連；第五NMOS管MN5的柵極與輸出電壓VOUT相連，源極與第六NMOS管MN6的源極以及第四NMOS管MN4的漏極相連；第六NMOS管MN6的柵極與參考電壓VBG相連；第四NMOS管MN4的柵極與第三NMOS管MN3的柵極相連，源極與第三NMOS管MN3的源極相連。

示例性地，第二級運算放大單元230包括：第八PMOS管MP8、第二電阻R2和第三電阻R3，其中：

第八PMOS管MP8的源極與電源VCC相連，柵極與第六PMOS管MP6的漏極相連，漏極與第二電阻R2的第一端相連，第二電阻R2的第二端與第三電阻R3的第一端以及輸出電壓端VOUT相連，第三電阻R3的第二端與地VSS相連。

示例性地，密勒補償單元240包括，第一電阻R1和第一電容C1，其中：第一電阻R1的第一端與第六PMOS管MP6的漏極相連，第二端與第一電容C1的第一端相連，第一電容C1的第二端與第八PMOS管MP8的漏極相連。

示例性地，控制單元250包括：第一PMOS管MP1、第四PMOS管MP4、第七PMOS管MP7和第二NMOS管MN2，其中：

第一PMOS管MP1的源極與電源VCC相連，漏極與第二PMOS管MP2的漏極相連，柵極與控制信號EN相連；第四PMOS管MP4的柵極與控制信號EN相連，源極與電源VCC相連，漏極與第五PMOS管MP5的漏極相連；第 七PMOS管MP7的柵極與控制信號EN相連，源極與電源VCC相連，漏極與第六PMOS管MP6的漏極相連；第二NMOS管MN2的柵極與反控制信號ENB相連，漏極與第三NMOS管MN3的漏極相連，源極與地VSS相連。

示例性地，互補開關(guān)單元260包括：第七NMOS管MN7、第八NMOS管MN8、第九PMOS管MP9和第十PMOS管MP10，其中，第九PMOS管MP9的柵極與脈沖信號SW相連，源極分別與第七NMOS管MN7的漏極和所述穩(wěn)壓電路的輸出電壓端VOUT相連，漏極與第七NMOS管MN7的源極和第一級運算放大單元220的輸入端相連；第七NMOS管MN7的柵極與反脈沖信號SWB相連；第十PMOS管MP10的柵極與反脈沖信號SWB相連，源極與第八NMOS管MN8的漏極和參考電壓VBG相連，漏極與第八NMOS管MN8的源極以及第一級運算放大單元220的輸入端相連；第八NMOS管MN8的柵極與脈沖信號SW相連。

參見圖3所示的低壓差穩(wěn)壓電路的結(jié)構(gòu)示意圖，該電路的工作原理為：電路在不工作的時候，脈沖信號SW為低電平(反脈沖信號SWB為高電平)，所以MP9和MN7導通，所述穩(wěn)壓電路的輸出電壓端VOUT與第一級運算放大單元220的輸入端之間的通路導通；控制信號EN為低電平0，參考電壓VBG也為低電平，此時第一PMOS管MP1導通，第一NMOS管MN1關(guān)閉，電位點VP1與電源VCC相連，因此電位點VP1為高電平，同樣的原理，電位點VP2，VP3也都處于高電平，因此第二PMOS管MP2、第三PMOS管MP3、第五PMOS管MP5、第六PMOS管MP6以及第八PMOS管MP8均關(guān)閉；且由于此時控制信號ENB為高電平，因此第二NMOS管MN2導通，所以電位點VN1與地VSS相連，所以處于低電平，所以第四NMOS管MN4關(guān)閉，所以整個穩(wěn)壓電路中 沒有電流流過；當電路開始工作時，控制信號EN變?yōu)楦唠娖降臅r候，參考電壓VBG也為高電平，MN1導通，因此電位點VP1與地VSS直接相連，所以MP2和MP3導通，電位點VN1的電位逐漸升高，MN3和MN4逐漸導通，MN4的導通使得電位點VN2與地VSS相連，所以電位點VP3為低電平(參考電壓VBG為高電平使得MN6導通)，因此MP8導通，輸出端電壓VOUT開始升高，當輸出端電壓VOUT等于參考電壓VBG的時候，電路啟動完成，處于穩(wěn)定工作狀態(tài)；但是一旦所述穩(wěn)壓電路的輸出電壓端VOUT接入負載的時候，負載會帶來過沖電壓，導致已經(jīng)穩(wěn)定的輸出端電壓VOUT變的不穩(wěn)定，如何不采取相應(yīng)的應(yīng)對措施，所述穩(wěn)壓電路將重新啟動一次，使輸出端電壓VOUT恢復到穩(wěn)定狀態(tài)，這樣一來延長了所述穩(wěn)壓電路的穩(wěn)定時間，且致使所述穩(wěn)壓電路的穩(wěn)定性能不高；為了降低接入負載對所述穩(wěn)壓電路帶來的影響，減小過沖電壓，本實施例增加了互補開關(guān)單元260，當負載接入時，通過脈沖信號SW翻轉(zhuǎn)為高電平(反脈沖信號SWB翻轉(zhuǎn)為低電平)，控制MP9和MN7關(guān)斷，所述穩(wěn)壓電路的輸出電壓端VOUT與第一級運算放大單元220的輸入端之間的通路關(guān)閉，以阻止輸出電壓VOUT反饋到第一級運算放大單元220的輸入端，同時MP10和MN8導通，將參考電壓VBG與第一級運算放大單元220的輸入端連通，使參考電壓VBG施加到第一級運算放大單元220的輸入端(負載接入之前輸出電壓VOUT與參考電壓VBG的值相等)，從而實現(xiàn)了在不影響電路的直流工作點的前提下，消除了負載的接入引起的電路不穩(wěn)定的問題。

本實施例的技術(shù)方案，在實施例一的基礎(chǔ)上，對所述穩(wěn)壓電路的各單元進行了具體化，減小了負載帶來的過沖電壓，同時減小了電路穩(wěn)定所需的時間，進而減小了負載對電路的穩(wěn)定性的影響，提高了電路的穩(wěn)定性能。

注意，上述僅為本實用新型的較佳實施例及所運用技術(shù)原理。本領(lǐng)域技術(shù)人員會理解，本實用新型不限于這里所述的特定實施例，對本領(lǐng)域技術(shù)人員來說能夠進行各種明顯的變化、重新調(diào)整和替代而不會脫離本實用新型的保護范圍。因此，雖然通過以上實施例對本實用新型進行了較為詳細的說明，但是本實用新型不僅僅限于以上實施例，在不脫離本實用新型構(gòu)思的情況下，還可以包括更多其他等效實施例，而本實用新型的范圍由所附的權(quán)利要求范圍決定。