1.一種穩(wěn)壓電路，包括：電壓偏置單元、第一級運(yùn)算放大單元、第二級運(yùn)算放大單元、密勒補(bǔ)償單元、控制單元，其特征在于，還包括：
互補(bǔ)開關(guān)單元，分別與所述穩(wěn)壓電路的輸出電壓端和所述第一級運(yùn)算放大單元的輸入端相連，用于當(dāng)所述穩(wěn)壓電路的輸出電壓端連接負(fù)載的時(shí)候，斷開所述穩(wěn)壓電路的輸出電壓端與所述第一級運(yùn)算放大單元的輸入端之間的通路，導(dǎo)通參考電壓與所述第一級運(yùn)算放大單元輸入端之間的通路，以使所述第一級運(yùn)算放大單元的輸入端電壓保持與參考電壓相等。
2.根據(jù)權(quán)利要求1所述的電路，其特征在于，所述電壓偏置單元包括：第二PMOS管、第三PMOS管、第一NMOS管和第三NMOS管，其中：
所述第二PMOS管的源極與電源相連，柵極以及漏極與所述第一NMOS管的漏極相連；所述第三PMOS管的源極與電源相連，柵極與所述第二PMOS管的柵極相連，漏極與所述第三NMOS管的漏極相連；所述第一NMOS管的柵極與參考電壓相連，源極與所述第三NMOS管的源極相連；所述第三NMOS管的漏極與柵極相連。
3.根據(jù)權(quán)利要求2所述的電路，其特征在于，所述第一級運(yùn)算放大單元包括：第五PMOS管、第六PMOS管、第四NMOS管、第五NMOS管和第六NMOS管，其中：
所述第五PMOS管的源極與電源相連，柵極以及漏極與所述第五NMOS管的漏極相連；所述第六PMOS管的源極與電源相連，柵極與所述第五PMOS管的柵極相連，漏極與所述第六NMOS管的漏極相連；所述第五NMOS管的柵極與所述穩(wěn)壓電路的輸出電壓端相連，源極與所述第六NMOS管的源極以及所述第四NMOS管的漏極相連；所述第六NMOS管的柵極與參考電壓相連；所 述第四NMOS管的柵極與所述第三NMOS管的柵極相連，源極與第三NMOS管的源極相連。
4.根據(jù)權(quán)利要求3所述的電路，其特征在于，所述第二級運(yùn)算放大單元包括：第八PMOS管、第二電阻和第三電阻，其中：
所述第八PMOS管的源極與電源相連，柵極與所述第六PMOS管的漏極相連，漏極與所述第二電阻的第一端相連，所述第二電阻的第二端與所述第三電阻的第一端以及輸出電壓端相連，所述第三電阻的第二端與地相連。
5.根據(jù)權(quán)利要求4所述的電路，其特征在于，所述密勒補(bǔ)償單元包括，第一電阻和第一電容，其中：所述第一電阻的第一端與所述第六PMOS管的漏極相連，第二端與所述第一電容的第一端相連，所述第一電容的第二端與所述第八PMOS管的漏極相連。
6.根據(jù)權(quán)利要求5所述的電路，其特征在于，所述控制單元包括：第一PMOS管、第四PMOS管、第七PMOS管和第二NMOS管，其中：
所述第一PMOS管的源極與電源相連，漏極與所述第二PMOS管的漏極相連，柵極與控制信號相連；所述第四PMOS管的柵極與控制信號相連，源極與電源相連，漏極與所述第五PMOS管的漏極相連；所述第七PMOS管的柵極與控制信號相連，源極與電源相連，漏極與所述第六PMOS管的漏極相連；所述第二NMOS管的柵極與反控制信號相連，漏極與所述第三NMOS管的漏極相連，源極與地相連。
7.根據(jù)權(quán)利要求6所述的電路，其特征在于，所述互補(bǔ)開關(guān)單元包括：第七NMOS管、第八NMOS管、第九PMOS管和第十PMOS管，其中，所述第九PMOS管的柵極與脈沖信號相連，源極分別與所述第七NMOS管的漏極和所 述穩(wěn)壓電路的輸出電壓端相連，漏極與所述第七NMOS管的源極和所述第一級運(yùn)算放大單元的輸入端相連；所述第七NMOS管的柵極與反脈沖信號相連；所述第十PMOS管的柵極與反脈沖信號相連，源極與所述第八NMOS管的漏極和參考電壓相連，漏極與所述第八NMOS管的源極以及所述第一級運(yùn)算放大單元的輸入端相連；所述第八NMOS管的柵極與脈沖信號相連。