本發(fā)明涉及FPGA陣列計算領(lǐng)域，尤其涉及一種FPGA并行陣列模塊及其計算方法。

背景技術(shù)：

目前的FPGA都是采用單板插接在PC主板上的方式進行單獨計算，不能有效進行并行計算，而現(xiàn)有的高性能技術(shù)主要有GPU，單板FPGA，GPU能耗很高，而且受主板插槽的限制，在商用領(lǐng)域很難有太多GPU實現(xiàn)并行計算，

FPGA能耗低，但目前使用FPGA實現(xiàn)計算時，都是采用PCIE插槽的方式，普通主板也不能并行使用太多FPGA，故不能滿足高效計算的需求。

綜上，有必要設(shè)計一種FPGA并行陣列模塊及其計算方法來彌補上述缺陷。

技術(shù)實現(xiàn)要素：

本發(fā)明提出一種FPGA并行陣列模塊及其計算方法，其解決了現(xiàn)有技術(shù)中計算能力低的缺陷。本發(fā)明采用多個獨立的FPGA二級主控模塊，并行多個ASIC模塊，合理調(diào)度分配資源，達到真正的FPGA并行計算，將FPGA的效能發(fā)揮到極致，極大提高了計算能力。

本發(fā)明的技術(shù)方案是這樣實現(xiàn)的：

本發(fā)明公開一種FPGA并行陣列模塊，其連接至上位機，其包括依次設(shè)置的對外通信層、任務(wù)切分層和計算層；對外通信層、任務(wù)切分層、計算層均設(shè)有電源模塊和散熱模塊；對外通信層用于與上位機進行通訊，對外通信層設(shè)有ARM主控模塊，ARM主控模塊用于實現(xiàn)軟件自定義功能調(diào)用；ARM主控模塊用于實現(xiàn)Linux軟件流程，其設(shè)有接口模塊，對外通信層通過接口模塊連接至上位機，且ARM主控模塊與接口模塊之間設(shè)有破解模塊；破解模塊用于封裝組織FPGA陣列，調(diào)度FPGA資源進行密鑰計算，計算出正確的密鑰；任務(wù)切分層用于對任務(wù)進行切分并均衡調(diào)度，任務(wù)均分層設(shè)有多個FPGA二級主控模塊，F(xiàn)PGA二級主控模塊用于進行復(fù)雜計算；計算層設(shè)有多個ASIC模塊，ASIC模塊用于進行簡單計算；每個FPGA二級主控模塊連接至多個ASIC模塊；電源模塊用于給ARM主控模塊、FPGA二級主控模塊、ASIC模塊提供工作電源；散熱模塊用于給ARM主控模塊、FPGA二級主控模塊、ASIC模塊散熱。

其中，任務(wù)切分層進一步設(shè)有預(yù)設(shè)功能模塊，其用于提前將復(fù)雜計算和簡單計算進行設(shè)定；多個FPGA二級主控模塊上設(shè)有第一計算功能識別模塊，多個ASIC模塊上設(shè)有第二計算功能識別模塊，預(yù)設(shè)功能模塊與第一計算功能識別模塊、第二計算功能識別模塊均連接。

其中，第一計算功能識別模塊用于識別計算任務(wù)中的復(fù)雜計算，并將其與預(yù)設(shè)功能模塊中定義的復(fù)雜計算進行比對；第二計算功能識別模塊用于識別計算任務(wù)中的簡單計算，并將其與預(yù)設(shè)功能模塊中定義的簡單計算進行比對。

其中，對外通信層進一步設(shè)有存儲模塊，存儲模塊用于數(shù)據(jù)存儲。

其中，接口模塊采用TCP/IP接口方式分別連接至上位機和ARM通信模塊。

其中，F(xiàn)PGA二級主控模塊設(shè)有十個、二十個、四十個或八十個。

其中，每個FPGA二級主控模塊連接至十個ASIC模塊或十二個ASIC模塊。

其中，散熱模塊設(shè)有多個對稱設(shè)置的散熱風扇，且多個散熱風扇均連接至電源模塊，相對設(shè)置的兩個散熱風扇形成對流。

本發(fā)明還公開一種FPGA并行陣列模塊的計算方法，其包括如下步驟：(S01)上位機將計算任務(wù)通過接口模塊輸送至ARM主控模塊；(S02)ARM主控模塊針對計算任務(wù)，進行軟件自定義功能調(diào)用后，將計算任務(wù)輸送至多個FPGA二級主控模塊；(S03)多個FPGA二級主控模塊對計算任務(wù)進行切分，均衡完成其中的復(fù)雜計算，將簡單計算輸送至多個ASIC模塊，同時將計算結(jié)果反饋至ARM主控模塊；(S04)ASIC模塊完成簡單計算，并將計算結(jié)果反饋至ARM主控模塊；(S05)ARM主控模塊將步驟(S03)和步驟(S04)反饋的計算結(jié)果輸送至上位機。

其中，步驟(S03)中，F(xiàn)PGA二級主控模塊判斷復(fù)雜計算和簡單計算的方法為：(S31)通過預(yù)設(shè)功能模塊提前將簡單計算和復(fù)雜計算進行定義；(S32)通過第一計算功能識別模塊識別出計算任務(wù)中的復(fù)雜計算，并與預(yù)設(shè)功能模塊中定義的復(fù)雜計算進行比對，將計算任務(wù)中與預(yù)設(shè)功能模塊中定義的復(fù)雜計算相匹配的計算任務(wù)分配至多個FPGA二級主控模塊，F(xiàn)PGA二級主控模塊對該復(fù)雜計算進行計算，同時將未識別和未匹配成功的計算任務(wù)分配至多個ASIC模塊；(S33)通過第二計算功能識別模塊識別步驟(32)分配過來的計算任務(wù)，將簡單計算識別出來，并將其與預(yù)設(shè)功能模塊中的簡單計算進行比對，將計算任務(wù)中與預(yù)設(shè)功能模塊中定義的簡單計算相匹配的計算任務(wù)分配至多個ASIC模塊，ASIC模塊對該簡單計算進行計算，同時將未識別和未匹配成功的計算任務(wù)反饋至FPGA二級主控模塊；(S34)FPGA二級主控模塊對步驟(S33)反饋過來的計算任務(wù)進行計算。

與現(xiàn)有技術(shù)相比，本發(fā)明具有如下優(yōu)點：

本發(fā)明采用FPGA進行計算，能耗要顯著低于GPU；其實行TCP/IP接口方式，當擴充多個模塊時，直接插接路由器即可，不受物理接口數(shù)量的限制；且本發(fā)明采用單獨物理模塊，加裝合理布局的散熱模塊，保證散熱不影響器件性能。

附圖說明

為了更清楚地說明本發(fā)明實施例或現(xiàn)有技術(shù)中的技術(shù)方案，下面將對實施例或現(xiàn)有技術(shù)描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本發(fā)明的一些實施例，對于本領(lǐng)域普通技術(shù)人員來講，在不付出創(chuàng)造性勞動的前提下，還可以根據(jù)這些附圖獲得其他的附圖。

圖1為本發(fā)明FPGA并行陣列模塊的示意圖。

圖2為本發(fā)明FPGA并行陣列模塊的分解示意圖。

圖3為本發(fā)明電源模塊的電路示意圖。

圖4為本發(fā)明散熱模塊的電路示意圖。

具體實施方式

下面將結(jié)合本發(fā)明實施例中的附圖，對本發(fā)明實施例中的技術(shù)方案進行清楚、完整地描述，顯然，所描述的實施例僅僅是本發(fā)明一部分實施例，而不是全部的實施例?；诒景l(fā)明中的實施例，本領(lǐng)域普通技術(shù)人員在沒有做出創(chuàng)造性勞動前提下所獲得的所有其他實施例，都屬于本發(fā)明保護的范圍。

為了有助于和澄清隨后的實施例的描述，在對本發(fā)明的具體實施方式進行詳細說明之前，對部分術(shù)語進行解釋，下列的解釋應(yīng)用于本說明書以及權(quán)利要求書。

本發(fā)明中出現(xiàn)的FPGA是Field-Programmable Gate Array的縮寫，其中文意思是現(xiàn)場可編程門陣列，是作為專用集成電路(ASIC)領(lǐng)域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門電路數(shù)有限的缺點；本發(fā)明中出現(xiàn)的ASIC是Application Specific Integrated Circuit的英文縮寫，在集成電路界被認為是一種為專門目的而設(shè)計的集成電路。本發(fā)明中出現(xiàn)的ARM是Advanced RISC Machines的縮寫。其它英文詞語均為代碼，不代表其它任何意義。

參照圖1至圖4，作為優(yōu)選的實施方式，本發(fā)明公開一種FPGA并行陣列模塊，其連接至上位機，其包括依次設(shè)置的對外通信層、任務(wù)切分層和計算層；對外通信層、任務(wù)切分層、計算層均設(shè)有電源模塊和散熱模塊；對外通信層用于與上位機進行通訊，對外通信層設(shè)有ARM主控模塊，ARM主控模塊用于實現(xiàn)軟件自定義功能調(diào)用；ARM主控模塊用于實現(xiàn)Linux軟件流程，其設(shè)有接口模塊，對外通信層通過接口模塊連接至上位機，且ARM主控模塊與接口模塊之間設(shè)有破解模塊；破解模塊用于封裝組織FPGA陣列，調(diào)度FPGA資源進行密鑰計算，計算出正確的密鑰；任務(wù)切分層用于對任務(wù)進行切分并均衡調(diào)度，任務(wù)均分層設(shè)有多個FPGA二級主控模塊，F(xiàn)PGA二級主控模塊用于進行復(fù)雜計算；計算層設(shè)有多個ASIC模塊，ASIC模塊用于進行簡單計算；每個FPGA二級主控模塊連接至多個ASIC模塊；電源模塊用于給ARM主控模塊、FPGA二級主控模塊、ASIC模塊提供工作電源，本發(fā)明電源模塊的電路圖如圖3所示；散熱模塊用于給ARM主控模塊、FPGA二級主控模塊、ASIC模塊散熱。本發(fā)明FPGA并行陣列模塊采用分級控制，對外通信層位于上層，其采用編程靈活的ARM作為對外通信接口模塊，任務(wù)切分層處于二級層面，其用于對計算任務(wù)進行切分，負載均衡調(diào)度，進行一些相對高性能的復(fù)雜計算，計算層位于三級層面，其用于進行高性能，重復(fù)率比較高的簡單計算。本發(fā)明破解模塊實現(xiàn)對通用加密工具，加密算法的密鑰遍歷，計算出正確的密鑰，封裝組織FPGA陣列，調(diào)度FPGA資源進行密鑰計算。

本發(fā)明任務(wù)切分層進一步設(shè)有預(yù)設(shè)功能模塊，其用于提前將復(fù)雜計算和簡單計算進行設(shè)定；多個FPGA二級主控模塊上設(shè)有第一計算功能識別模塊，多個ASIC模塊上設(shè)有第二計算功能識別模塊，預(yù)設(shè)功能模塊與第一計算功能識別模塊、第二計算功能識別模塊均連接。本發(fā)明預(yù)設(shè)功能模塊在進行設(shè)定時，將AES、DES、RSA設(shè)定為復(fù)雜計算；將SHA1、MD5、SHA256、MD4、SHA512設(shè)定為簡單計算，簡單計算為原始哈希計算，當然，本領(lǐng)域技術(shù)人員根據(jù)實際需求，可以對其進行其他的設(shè)定。

本發(fā)明第一計算功能識別模塊用于識別計算任務(wù)中的復(fù)雜計算，并將其與預(yù)設(shè)功能模塊中定義的復(fù)雜計算進行比對；第二計算功能識別模塊用于識別計算任務(wù)中的簡單計算，并將其與預(yù)設(shè)功能模塊中定義的簡單計算進行比對。

本發(fā)明對外通信層進一步設(shè)有存儲模塊，存儲模塊用于數(shù)據(jù)存儲；接口模塊采用TCP/IP接口方式分別連接至上位機和ARM通信模塊。本發(fā)明接口模塊采用千兆網(wǎng)口，極大程度利用網(wǎng)絡(luò)傳輸帶寬，配置采用自動發(fā)現(xiàn)技術(shù)，免配置，上位機自動發(fā)現(xiàn)掛載的FPGA陣列信息。

本發(fā)明FPGA二級主控模塊設(shè)有十個、二十個、四十個或八十個；每個FPGA二級主控模塊連接至十個ASIC模塊或十二個ASIC模塊。本領(lǐng)域技術(shù)人員可根據(jù)項目的規(guī)模及實際需求，將FPGA二級主控模塊設(shè)置為其它的數(shù)量，只需滿足計算需求即可，且本領(lǐng)域技術(shù)人員根據(jù)實際需求，將每個FPGA二級主控模塊連接至多個ASIC模塊，ASIC模塊的數(shù)量根據(jù)需求可任意設(shè)置，只需滿足計算需求即可。

本發(fā)明散熱模塊設(shè)有多個對稱設(shè)置的散熱風扇，且多個散熱風扇均連接至電源模塊，相對設(shè)置的兩個散熱風扇形成對流。散熱風扇的數(shù)量由本領(lǐng)域技術(shù)人員根據(jù)實際需求進行設(shè)定，可以為任意數(shù)量；本發(fā)明采用對流風扇技術(shù)，能快速穩(wěn)定的擴散計算產(chǎn)生的熱能。如圖4所示，本發(fā)明散熱模塊包括第一散熱風扇1、第二散熱風扇2、自清洗過濾器3、測溫元件4、溫度響應(yīng)安全閥5、真空泵(未圖示)、機油箱6、自耦合器7、彈簧旁通閥8和多個管路9，自耦合器包括第一自耦合器、第二自耦合器、第三自耦合器和第四自耦合器；第一散熱風扇通過管路連接至第二散熱風扇；第二散熱風扇通過管路連接至自清洗過濾器；自清洗過濾器通過管路分別連接至第一自耦合器、測溫元件；測溫元件通過管路連接至溫度響應(yīng)安全閥；溫度響應(yīng)安全閥通過管路連接至真空泵；第一散熱風扇通過管路分別連接至彈簧旁通閥、第四自耦合器；彈簧旁通閥通過管路分別連接至第二自耦合器、第三自耦合器、自清洗過濾器、溫度響應(yīng)安全閥；機油箱通過管路連接至系統(tǒng)的曲軸箱通氣管、減速齒輪箱、前進齒輪箱、搖臂盒子、鼓風機。本發(fā)明多個管路形成散熱網(wǎng)路，將系統(tǒng)產(chǎn)生的熱量散發(fā)出來。本發(fā)明測溫元件用于實時測量系統(tǒng)的溫度，并反饋至溫度響應(yīng)安全閥，當測溫元件測得的溫度過高時，可通過真空泵抽真空和自清洗過濾器工作，進行降溫。

本發(fā)明FPGA并行陣列模塊內(nèi)還可封裝通用計算功能，本領(lǐng)域技術(shù)人員可通過ARM主控模塊實現(xiàn)軟件自定義功能調(diào)用，故當上位機下達計算任務(wù)時，本發(fā)明可根據(jù)計算任務(wù)，將通用計算任務(wù)進行協(xié)調(diào)，提高計算效率。

本發(fā)明還公開一種FPGA并行陣列模塊的計算方法，其包括如下步驟：(S01)上位機將計算任務(wù)通過接口模塊輸送至ARM主控模塊；(S02)ARM主控模塊針對計算任務(wù)，進行軟件自定義功能調(diào)用后，將計算任務(wù)輸送至多個FPGA二級主控模塊；(S03)多個FPGA二級主控模塊對計算任務(wù)進行切分，均衡完成其中的復(fù)雜計算，將簡單計算輸送至多個ASIC模塊，同時將計算結(jié)果反饋至ARM主控模塊；(S04)ASIC模塊完成簡單計算，并將計算結(jié)果反饋至ARM主控模塊；(S05)ARM主控模塊將步驟(S03)和步驟(S04)反饋的計算結(jié)果輸送至上位機。

本發(fā)明步驟(S03)中，F(xiàn)PGA二級主控模塊判斷復(fù)雜計算和簡單計算的方法為：(S31)通過預(yù)設(shè)功能模塊提前將簡單計算和復(fù)雜計算進行定義；(S32)通過第一計算功能識別模塊識別出計算任務(wù)中的復(fù)雜計算，并與預(yù)設(shè)功能模塊中定義的復(fù)雜計算進行比對，將計算任務(wù)中與預(yù)設(shè)功能模塊中定義的復(fù)雜計算相匹配的計算任務(wù)分配至多個FPGA二級主控模塊，F(xiàn)PGA二級主控模塊對該復(fù)雜計算進行計算，同時將未識別和未匹配成功的計算任務(wù)分配至多個ASIC模塊；(S33)通過第二計算功能識別模塊識別步驟(32)分配過來的計算任務(wù)，將簡單計算識別出來，并將其與預(yù)設(shè)功能模塊中的簡單計算進行比對，將計算任務(wù)中與預(yù)設(shè)功能模塊中定義的簡單計算相匹配的計算任務(wù)分配至多個ASIC模塊，ASIC模塊對該簡單計算進行計算，同時將未識別和未匹配成功的計算任務(wù)反饋至FPGA二級主控模塊；(S34)FPGA二級主控模塊對步驟(S33)反饋過來的計算任務(wù)進行計算。

本領(lǐng)域技術(shù)人員在同等條件下，使用本發(fā)明FPGA并行陣列模塊和CPU計算機進行的對比，其計算效率對比如下表1所示。

表1

如上表1可知，本發(fā)明FPGA并行陣列模塊的計算效率是CPU計算效率的5000萬倍。

本領(lǐng)域技術(shù)人員還對本發(fā)明與單GPU、單FPGA進行的對比，得出本發(fā)明的計算效率是單GPU的320倍，是單FPGA的320倍；且本發(fā)明的能耗和單GPU相差不大，本發(fā)明的能耗是單FPGA的10倍；使用本發(fā)明連續(xù)運轉(zhuǎn)*24小時，其箱內(nèi)溫度不高于箱外溫度5度；本發(fā)明使用80個FPGA二級主控模塊時，采用負載均衡模式，合理分配計算任務(wù)，80個FPGA二級主控模塊平均使用率差值不高于5％；本發(fā)明通過RJ45網(wǎng)口連接，即插即用，免配置，不要進行開箱操作。

以上所說實施方式的各技術(shù)特征可以進行任意的組合，為使描述簡潔，未對上述實施例中的各個技術(shù)特征所有可能的組合都進行描述，然而，只要這些技術(shù)特征的組合不存在矛盾，都應(yīng)該認為是本說明書記載的范圍。

以上所述僅為本發(fā)明的較佳實施例而已，并不用以限制本發(fā)明，凡在本發(fā)明的精神和原則之內(nèi)，所作的任何修改、等同替換、改進等，均應(yīng)包含在本發(fā)明的保護范圍之內(nèi)。