本發(fā)明涉及電力電子技術(shù)領(lǐng)域，尤其涉及一種高帶寬低壓差線性穩(wěn)壓器。

背景技術(shù)：

隨著半導(dǎo)體工藝的發(fā)展，低壓差線性穩(wěn)壓器(LDO，Low-dropout Regulator)成為了3D NAND閃存的制作過程中至關(guān)重要的一環(huán)。

傳統(tǒng)的模擬LDO廣泛應(yīng)用于各種電路結(jié)構(gòu)中。然而，為了保證在不同負載條件下LDO輸出的穩(wěn)定性，會導(dǎo)致LDO具有較高的靜態(tài)功耗以及需要較大的去耦電容，這使得現(xiàn)有的模擬LDO的帶寬低、負載瞬態(tài)響應(yīng)速度慢。

技術(shù)實現(xiàn)要素：

為了解決現(xiàn)有技術(shù)中LDO帶寬低、負載瞬態(tài)響應(yīng)速度慢的問題，本發(fā)明提供了一種高帶寬低壓差線性穩(wěn)壓器(LDO)。

本發(fā)明實施例提供的高帶寬低壓差線性穩(wěn)壓器，包括：比較器、第一開關(guān)管和米勒電容；

所述比較器的第一輸入端連接參考電壓，所述比較器的第二輸入端連接所述第一開關(guān)管的第一端，所述比較器的輸出端連接所述第一開關(guān)管的控制端；

所述第一開關(guān)管的第一端連接負載，所述第一開關(guān)管的第二端連接電源電壓；

所述米勒電容的第一端連接所述第一開關(guān)管的控制端，所述米勒電容的第二端連接所述第一開關(guān)管的第一端。

可選的，還包括：驅(qū)動模塊；

所述驅(qū)動模塊，用于將所述比較器輸出的信號驅(qū)動后輸出至所述第一開關(guān)管的控制端。

可選的，所述驅(qū)動模塊，包括：PMOS管和NMOS管；

所述PMOS管的源極連接所述電源電壓，所述PMOS管的漏極連接所述第一開關(guān)管的控制端，所述PMOS管的柵極連接所述比較器的輸出端；

所述NMOS管的柵極連接所述比較器的輸出端，所述NMOS管的源極接地，所述NMOS管的漏極連接所述第一開關(guān)管的控制端。

可選的，所述驅(qū)動模塊，包括：第一反相器；

所述第一反相器的輸入端連接所述比較器的輸出端，所述第一反相器的輸出端連接所述第一開關(guān)管的控制端。

可選的，所述驅(qū)動模塊，包括：第一反相器、PMOS管和NMOS管；

所述第一反相器的輸入端連接所述比較器的輸出端，所述第一反相器的輸出端連接所述PMOS管的柵極；

所述PMOS管的源極連接所述電源電壓，所述PMOS管的漏極連接所述第一開關(guān)管的控制端；

所述NMOS管的柵極連接所述第一反相器的輸出端，所述NMOS管的源極接地，所述NMOS管的漏極連接所述第一開關(guān)管的控制端。

可選的，所述驅(qū)動模塊，還包括：第一電流源和/或第二電流源；

所述第一電流源的輸入端連接所述電源電壓，所述第一電流源的輸出端連接所述PMOS管的源極；

所述第二電流源的輸入端連接所述NMOS管的源極，所述第二電流源的輸出端接地。

可選的，所述驅(qū)動模塊，還包括：第二反相器；

所述第二反相器的輸入端連接所述比較器的輸出端，所述第二反相器的輸出端連接所述第一反相器的輸入端。

可選的，所述第一反相器為反相緩沖器或反相放大器。

可選的，所述米勒電容的容值小于所述負載的等效電容的容值；

所述米勒電容的容值大于所述第一開關(guān)管控制端處寄生電容的容值。

可選的，100C_x≤C_load，且C_x≥10C_p；

其中，C_x為所述米勒電容的容值，所述C_load為所述負載等效電容的容值，C_p為所述第一開關(guān)管控制端處寄生電容的容值。

與現(xiàn)有技術(shù)相比，本發(fā)明至少具有以下優(yōu)點：

本發(fā)明實施例提供的高帶寬LDO，包括比較器、第一開關(guān)管和米勒電容。采用比較器比較第一開關(guān)管輸出至負載的電壓以及參考電壓的大小，并將比較結(jié)果輸出至第一開關(guān)管的控制端，使LDO的帶寬不因原有的誤差放大器而限制，實現(xiàn)了LDO的高帶寬。第一開關(guān)管的第一端連接負載，第二端連接電源電壓；米勒電容連接在第一開關(guān)管的第一端和控制端之間。由于米勒效應(yīng)，米勒電容減小了第一開關(guān)管的輸出震蕩，降低了本發(fā)明實施例中LDO的輸出噪音，使其波形滿足負載的需求。因此，有別于現(xiàn)有的模擬LDO，本發(fā)明實施例中的高帶寬LDO無需要求閉環(huán)電路的輸出穩(wěn)定，通過米勒電容使第一開關(guān)管的輸出震蕩穩(wěn)定在負載要求的范圍之內(nèi)，無需限制LDO的帶寬以使其輸出穩(wěn)定，實現(xiàn)了高帶寬、負載瞬態(tài)響應(yīng)速度快的低壓差線性穩(wěn)壓器。

附圖說明

為了更清楚地說明本申請實施例或現(xiàn)有技術(shù)中的技術(shù)方案，下面將對實施例或現(xiàn)有技術(shù)描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本申請中記載的一些實施例，對于本領(lǐng)域普通技術(shù)人員來講，在不付出創(chuàng)造性勞動的前提下，還可以根據(jù)這些附圖獲得其它的附圖。

圖1為本發(fā)明提供的高帶寬低壓差線性穩(wěn)壓器實施例一的電路拓撲圖；

圖2為本發(fā)明提供的高帶寬低壓差線性穩(wěn)壓器實施例二的結(jié)構(gòu)圖；

圖3為本發(fā)明實施例二提供的高帶寬低壓差線性穩(wěn)壓器的第一種實現(xiàn)方式的一種電路拓撲圖；

圖4為本發(fā)明實施例二提供的高帶寬低壓差線性穩(wěn)壓器的第一種實現(xiàn)方式的另一種電路拓撲圖；

圖5為本發(fā)明實施例二提供的高帶寬低壓差線性穩(wěn)壓器的第二種實現(xiàn)方式的電路拓撲圖；

圖6本發(fā)明實施例二提供的高帶寬低壓差線性穩(wěn)壓器的第三種實現(xiàn)方式的電路拓撲圖。

具體實施方式

為了使本技術(shù)領(lǐng)域的人員更好地理解本發(fā)明方案，下面將結(jié)合本發(fā)明實施例中的附圖，對本發(fā)明實施例中的技術(shù)方案進行清楚、完整地描述，顯然，所描述的實施例僅是本發(fā)明一部分實施例，而不是全部的實施例。基于本發(fā)明中的實施例，本領(lǐng)域普通技術(shù)人員在沒有做出創(chuàng)造性勞動前提下所獲得的所有其他實施例，都屬于本發(fā)明保護的范圍。

實施例一：

參見圖1，該圖為本發(fā)明提供的高帶寬低壓差線性穩(wěn)壓器實施例一的電路拓撲示意圖。

本實施例提供的高帶寬LDO，包括：比較器Comp、第一開關(guān)管K1和米勒電容Cm；

所述比較器Comp的第一輸入端連接參考電壓Vref，所述比較器Comp的第二輸入端連接所述第一開關(guān)管K1的第一端，所述比較器Comp的輸出端連接所述第一開關(guān)管K1的控制端；

所述第一開關(guān)管K1的第一端連接負載，所述第一開關(guān)管K1的第二端連接電源電壓Vcc；

所述米勒電容Cm的第一端連接所述第一開關(guān)管K1的控制端，所述米勒電容Cm的第二端連接所述第一開關(guān)管K1的第一端。

可以理解的是，相較于傳統(tǒng)的LDO電路所采用的誤差運算放大器的工作帶寬，比較器的帶寬更高，相應(yīng)的提高了本實施例的LDO的帶寬。

本實施例提供的高帶寬LDO的工作原理如下：

比較器Comp比較參考電壓Vref以及輸出至負載的輸出電壓Vx的大小。當(dāng)輸出電壓Vx大于參考電壓Vref時，節(jié)點Ng(位于第一開關(guān)管K1的控制端)處為高電平，第一開關(guān)管K1閉合，負載消耗米勒電容Cm上的電量，拉低輸出電壓Vx；當(dāng)輸出電壓Vx小于參考電壓Vref時，節(jié)點Ng處為高電平，第一開關(guān)管K1開通，向輸出電壓Vx處傳導(dǎo)電流，拉高輸出電壓Vx。通過上述步驟，就可以將輸出至負載的輸出電壓Vx穩(wěn)定在參考電壓Vref。

有別于傳統(tǒng)的LDO，本實施例中的高帶寬LDO無需另外的電路結(jié)構(gòu)來保證輸出的穩(wěn)定，通過米勒電容Cm即可限制輸出電壓Vx的震蕩，使之滿足不同負載的供電要求。具體原理如下：

由于米勒電容Cm造成的米勒效應(yīng)，當(dāng)輸出電壓Vx的噪聲過大，其震蕩變化通過米勒電容Cm耦合至節(jié)點Ng，減緩了第一開關(guān)管K1的開通和關(guān)斷，相應(yīng)的減小了輸出電壓Vx的震蕩，糾正輸出電壓Vx的非線性失真，使輸出電壓Vx穩(wěn)定在負載能夠承受的范圍之內(nèi)。

需要說明的是，由于米勒電容Cm對輸出電壓Vx的反饋控制以及比較器Comp，使得本實施例的LDO對負載突降(load dump)的響應(yīng)速度遠大于傳統(tǒng)的模擬LDO。

本實施例中LDO的電壓轉(zhuǎn)換速率(Slew rate)由輸出電壓Vx和負載的等效電容決定。

還需要說明的是，米勒電容Cm的容值小于負載的等效電容的容值。米勒電容Cm的容值大于第一開關(guān)管K1控制端處寄生電容的容值，這樣可以保證將輸出電壓Vx的噪聲盡可能多的耦合至節(jié)點Ng，減小Vx的非線性失真。

在本實施例的一些可能的實現(xiàn)方式中，100C_x≤C_load，且C_x≥10C_p；其中，C_x為所述米勒電容Cm的容值，所述C_load為所述負載等效電容的容值，C_p為所述第一開關(guān)管K1控制端處寄生電容的容值。

由于C_x≥10C_p，使得輸出電壓Vx中將近90％-100％的震蕩耦合在節(jié)點Ng處。經(jīng)實驗確定，輸出電壓Vx的噪聲可以從原先的201mV降至20mV，其波形能夠滿足各種負載的需要。

本實施例提供的高帶寬LDO，包括比較器、第一開關(guān)管和米勒電容。采用比較器比較第一開關(guān)管輸出至負載的電壓以及參考電壓的大小，并將比較結(jié)果輸出至第一開關(guān)管的控制端，使LDO的帶寬不因原有的誤差放大器而限制，實現(xiàn)了LDO的高帶寬。第一開關(guān)管的第一端連接負載，第二端連接電源電壓；米勒電容連接在第一開關(guān)管的第一端和控制端之間。由于米勒效應(yīng)，米勒電容減小了第一開關(guān)管的輸出震蕩，降低了本實施例中LDO的輸出噪音，使其波形滿足負載的需求。因此，有別于現(xiàn)有的模擬LDO，本實施例中的高帶寬LDO無需要求閉環(huán)電路的輸出穩(wěn)定，通過米勒電容使第一開關(guān)管的輸出震蕩穩(wěn)定在負載要求的范圍之內(nèi)，無需限制LDO的帶寬以使其輸出穩(wěn)定，實現(xiàn)了高帶寬、負載瞬態(tài)響應(yīng)速度快的低壓差線性穩(wěn)壓器。另外，為達到相同的設(shè)計指標(biāo)(如功、噪聲、負載突降、負載調(diào)整率、線性調(diào)整率等)，相較于傳統(tǒng)的LDO，本實施例的LDO消耗了更小的靜態(tài)電流。

實施例二：

參見圖2，該圖為本發(fā)明提供的高帶寬低壓差線性穩(wěn)壓器實施例二的電路拓撲圖。相較于圖1，本實施例提供了一種更加具體的電路拓撲結(jié)構(gòu)。

在實施例一的基礎(chǔ)上，本實施例提供的高帶寬LDO還包括：驅(qū)動模塊100；

所述驅(qū)動模塊100，用于將所述比較器Comp輸出的信號驅(qū)動后輸出至所述第一開關(guān)管K1的控制端。

需要說明的是，驅(qū)動模塊100使比較器Comp輸出的信號能夠滿足第一開關(guān)管K1的驅(qū)動需求。進一步的，驅(qū)動模塊100還可以緩沖輸出至第一開關(guān)管K1的信號，提高本實施例中LDO輸出的穩(wěn)定性。

可以理解的是，驅(qū)動模塊100有多種可能的實現(xiàn)方式，下面舉例說明：

第一種可能的實現(xiàn)方式，如圖3所示，所述驅(qū)動模塊100，包括：PMOS管PM和NMOS管NM；

所述PMOS管PM的源極連接所述電源電壓Vcc，所述PMOS管PM的漏極連接所述第一開關(guān)管K1的控制端，所述PMOS管PM的柵極連接所述比較器Comp的輸出端；

所述NMOS管NM的柵極連接所述比較器Comp的輸出端，所述NMOS管NM的源極接地，所述NMOS管NM的漏極連接所述第一開關(guān)管K1的控制端。

在本實現(xiàn)方式中，第一開關(guān)管K1為PMOS管，該PMOS管的柵極連接驅(qū)動模塊100的輸出端，漏極連接負載，源極連接電源電壓Vcc。比較器Comp的同相輸入端連接參考電壓Vref，反相輸入端連接第一開關(guān)管K1的第一端(即該PMOS管的漏極)。

可選的，還可以通過添加恒定電流源來限定輸出電壓Vx的變化速率。具體的，如圖4所示，所述驅(qū)動模塊100，還包括：第一電流源Ipu和/或第二電流源Ipd；

所述第一電流源Ipu的輸入端連接所述電源電壓Vcc，所述第一電流源Ipu的輸出端連接所述PMOS管PM的源極；

所述第二電流源Ipd的輸入端連接所述NMOS管NM的源極，所述第二電流源Ipd的輸出端接地。

第一電流源Ipu限制輸出電壓Vx的升壓速度，而第二電流源Ipd限制輸出電壓Vx的降壓速度。

第二種可能的實現(xiàn)方式，如圖5所示，所述驅(qū)動模塊100，包括：第一反相器Inv1；

所述第一反相器Inv1的輸入端連接所述比較器Comp的輸出端，所述第一反相器Inv1的輸出端連接所述第一開關(guān)管K1的控制端。

在本實現(xiàn)方式中，第一開關(guān)管K1為PMOS管，該PMOS管的柵極連接驅(qū)動模塊100的輸出端，漏極連接負載，源極連接電源電壓Vcc。比較器Comp的同相輸入端連接參考電壓Vref，反相輸入端連接第一開關(guān)管K1的第一端(即該PMOS管的漏極)。

根據(jù)需要，所述第一反相器Inv1可以是電流不補償型反相器、反相緩沖器或反相放大器，第一反相器Inv1的延遲時間或放大倍數(shù)根據(jù)實際情況設(shè)定，這里不再贅述。

在一些可能的實現(xiàn)方式中，還可以采用多級放大或緩沖的形式。此時，所述驅(qū)動模塊100，還包括：第二反相器(未在圖中示出)；所述第二反相器的輸入端連接所述比較器Comp的輸出端，所述第二反相器的輸出端連接所述第一反相器Inv1的輸入端。

第三種可能的實現(xiàn)方式，參見圖6，所述驅(qū)動模塊100，包括：第一反相器Inv1、PMOS管PM和NMOS管NM；

所述第一反相器Inv1的輸入端連接所述比較器Comp的輸出端，所述第一反相器Inv1的輸出端連接所述PMOS管PM的柵極；

所述PMOS管PM的源極連接所述電源電壓Vcc，所述PMOS管PM的漏極連接所述第一開關(guān)管K1的控制端；

所述NMOS管NM的柵極連接所述第一反相器Inv1的輸出端，所述NMOS管NM的源極接地，所述NMOS管NM的漏極連接所述第一開關(guān)管K1的控制端。

可選的，所述驅(qū)動模塊100，還包括：第二反相器Inv2；

所述第二反相器Inv2的輸入端連接所述比較器Comp的輸出端，所述第二反相器Inv2的輸出端連接所述第一反相器Inv1的輸入端。

同理，所述第一反相器Inv1和第二反相器Inv2可以是電流不補償型反相器、反相緩沖器或反相放大器。

在本實現(xiàn)方式中，第一開關(guān)管K1為PMOS管，該PMOS管的柵極連接驅(qū)動模塊100的輸出端，漏極連接負載，源極連接電源電壓Vcc。比較器Comp的同相輸入端連接參考電壓Vref，反相輸入端連接第一開關(guān)管K1的第一端(即該PMOS管的漏極)。

在一些可能的實現(xiàn)方式中，所述驅(qū)動模塊100，還包括：第一電流源Ipu和/或第二電流源Ipd；

所述第一電流源Ipu的輸入端連接所述電源電壓Vcc，所述第一電流源Ipu的輸出端連接所述PMOS管PM的源極；

所述第二電流源Ipd的輸入端連接所述NMOS管NM的源極，所述第二電流源Ipd的輸出端接地。

可以理解的是，第一電流源Ipu和第二電流源Ipd的具體工作原理與上面所述的類似，這里不再贅述。

下面以圖6所示的電路拓撲為例，詳細說明本實施例提供的LDO的工作原理。為方便說明，節(jié)點N1位于比較器的輸出端，節(jié)點N2位于第二反相器Inv2的輸出端，節(jié)點N3位于第一反相器Inv1的輸出端，節(jié)點Ng位于第一開關(guān)管K1的控制端。

首先，比較器Comp比較參考電壓Vref和輸出電壓Vx。當(dāng)輸出電壓Vx大于參考電壓Vref時，比較器Comp輸出低電平，節(jié)點N1為低電平，節(jié)點N2為高電平，節(jié)點N3為低電平，PMOS管PM導(dǎo)通，NMOS管NM關(guān)斷，節(jié)點Ng為高電平，第一開關(guān)管K1閉合，負載消耗電容Cx上的電量，拉低輸出電壓Vx。

由于電路的動態(tài)變化，可以忽視輸出電壓Vx等于參考電壓Vref的情況。

然后，當(dāng)輸出電壓Vx降至小于參考電壓Vref時，比較器Comp輸出高電平，節(jié)點N1為高電平，節(jié)點N2為低電平，節(jié)點N3為高電平，PMOS管PM關(guān)斷，NMOS管NM開通，節(jié)點Ng為低電平，第一開關(guān)管K1開通，向輸出電壓Vx傳導(dǎo)電流，拉高輸出電壓Vx。

通過上述過程，輸出電壓Vx即穩(wěn)定在參考電壓Vref。

在圖6所示的電路拓撲中，節(jié)點N1、節(jié)點N2、節(jié)點N3、均非主極點，節(jié)點Ng為主極點。

通過仿真實驗得知，圖6所示的LDO使用耐壓100mV容值為400pF的去耦電容即可保證最大50mA的負載輸出能力。

以上所述，僅是本發(fā)明的較佳實施例而已，并非對本發(fā)明作任何形式上的限制。雖然本發(fā)明已以較佳實施例揭露如上，然而并非用以限定本發(fā)明。任何熟悉本領(lǐng)域的技術(shù)人員，在不脫離本發(fā)明技術(shù)方案范圍情況下，都可利用上述揭示的方法和技術(shù)內(nèi)容對本發(fā)明技術(shù)方案做出許多可能的變動和修飾，或修改為等同變化的等效實施例。因此，凡是未脫離本發(fā)明技術(shù)方案的內(nèi)容，依據(jù)本發(fā)明的技術(shù)實質(zhì)對以上實施例所做的任何簡單修改、等同變化及修飾，均仍屬于本發(fā)明技術(shù)方案保護的范圍內(nèi)。