一般而言，本發(fā)明是關(guān)于制造精密半導(dǎo)體器件，尤其是關(guān)于用來在半導(dǎo)體晶圓的晶粒上實施電壓補償?shù)碾娐贰?/p>

背景技術(shù)：

制造工業(yè)的技術(shù)突破已導(dǎo)致許多新的創(chuàng)新制造程序。今日的制造程序，尤其是半導(dǎo)體制造程序，要求為數(shù)甚多的重要步驟。這些程序步驟通常是極其重要的，因此，需要多個一般而言可微調(diào)的輸入，以維持適當?shù)闹圃炜刂啤?/p>

半導(dǎo)體器件的制造需要多個分離的程序步驟，以從原始半導(dǎo)體材料，創(chuàng)造封裝的半導(dǎo)體器件。從該半導(dǎo)體材料的初始生長、該半導(dǎo)體結(jié)晶切片成獨立的晶圓、該制作階段(蝕刻、摻雜、離子布植、或類似者)、到封裝和完成器件的最后測試，這些不同的程序彼此大不相同并且專業(yè)化，以致于這些程序可在含有不同控制方案的不同制造地點實施。

一般而言，一組處理步驟是使用半導(dǎo)體制造工具(例如，曝光工具或步進器)實施在一群、有時稱為一批半導(dǎo)體晶圓上。作為一個范例，蝕刻程序可實施在該半導(dǎo)體晶圓上，以成形該半導(dǎo)體晶圓上的對象，例如，多個多晶硅線，各個多晶硅線可作為晶體管的柵極。作為另一個范例，多個金屬線(例如，鍺或銅)可予以形成，以作為導(dǎo)電線，用來連接該半導(dǎo)體晶圓上的一種導(dǎo)電區(qū)域與另一個導(dǎo)電區(qū)域。

以這種方式，集成電路芯片可予以制作。在一些案例中，集成電路或芯片可包含各種器件，其依據(jù)硬編碼程序而一起工作。舉例來說，特定應(yīng)用集成電路(asic)芯片可使用碼編路程序，用于各種操作，例如，開機(bootup)或組構(gòu)程序。該程序代碼的形式為二進制數(shù)據(jù)，并硬編碼至該集成電路芯片中。

當設(shè)計具有集成電路(例如，cmos邏輯架構(gòu))的各種器件的布局時，設(shè)計者通常選擇包含各種特征(例如，擴散區(qū)、晶體管、金屬線、通孔等)的預(yù)先設(shè)計的功能性胞元，并將它們策略性放置，以提供集成電路的主動區(qū)域。該預(yù)先設(shè)計的功能性胞元通常是用來設(shè)計晶體管，例如，金屬氧化物場效晶體管(mosfet或fet)。

fet這種裝置通常包含源極區(qū)、汲極區(qū)、設(shè)置于該源極區(qū)和該汲極區(qū)之間的通道區(qū)、以及設(shè)置于該通道區(qū)上方的柵極。經(jīng)過該fet的電流流動是通過控制施加至該柵極的電流來加以控制。如果小于該器件的臨限電壓的電壓施加至該柵極，則沒有電流流動經(jīng)過該器件(忽略不希望的漏電流，其非常小)。然而，當?shù)扔诨虼笥谠撈骷呐R限電壓的電壓施加至該柵極時，該通道區(qū)會變成導(dǎo)通，而電流可允許在該源極區(qū)和該汲極區(qū)之間流經(jīng)該導(dǎo)通的通道區(qū)。

主要有兩種類型的fet：平面型fet和所謂的立體型(3-d)器件，例如，finfet器件，其為立體結(jié)構(gòu)。更特定言之，在finfet中，有形成大致垂直設(shè)置、鰭形的主動區(qū)域，并且，柵極包圍該鰭形主動區(qū)域的側(cè)面和上面，以形成三柵極結(jié)構(gòu)，以使用具有立體結(jié)構(gòu)、而非平面結(jié)構(gòu)的信道。在一些案例中，絕緣蓋層(例如，硅氮化物)是設(shè)置在該鰭的頂部，并且該finfet器件只有雙柵結(jié)構(gòu)。

形成所謂的立體(例如，finfet、tsv等)以及2d器件，會面臨挑戰(zhàn)。舉例來說，當多個晶粒形成在半導(dǎo)體晶圓上處理時，從該集成電路的一層至另一層的電壓下降會造成效能問題。舉例來說，相較于緊接在該電壓源的形成至另一層上的另一形成的電壓，施加至集成電路的插腳上的電壓會經(jīng)驗電流電阻(ir)電壓下降。

設(shè)計者通過提供電壓調(diào)節(jié)器電路以在該集成電路的層上的特別形成處維持希望電壓位準，以減輕此問題。圖1例示包含多個特征的習知集成電路100。第一晶粒110可包含集成電路120。該集成電路120可包含第一特征132、第二特征134、以及第三特征136至第n特征138(統(tǒng)稱為“130”)。在一些案例中，這些特征130可形成在不同的程序?qū)由?，這些程序?qū)邮切纬稍诨净咨?。該集成電?20可為2-d器件、或3-d器件，其包含包圍該第n特征138的額外層。該第n特征138可連接至該第二特征136。

該集成電路120可封裝在基于陶瓷的材料中，并且固定至多個插腳。兩個插腳可分別指定為電壓信號和接地。電壓供應(yīng)器140可提供電壓信號至電源插腳150。此插腳可為多種型式，例如，平面安裝插腳，例如，球格數(shù)組插腳，或其它形狀的插腳。

在許多案例中，靠近該電壓供應(yīng)器140及該電源插腳150的第一特征132處的電壓位準具有與該電壓供應(yīng)器140實質(zhì)相同的電壓。在許多案例中，由于該集成電路120中所形成的各種后段制程(boel)堆棧，因此，該集成電路120中會出現(xiàn)大的等效電阻。由于該集成電路120中的不同層中的ir下降，因此，該第二特征135處的電壓位準會實質(zhì)較低。因此，相較于該電源插腳150處的電壓位準，該第n特征138可能經(jīng)驗顯著的電壓下降。當?shù)诙卣?36所形成的頂層經(jīng)驗較大的負載(例如，cpu計算應(yīng)用，例如，圖形應(yīng)用、游戲應(yīng)用等)時，該電壓的下降會更明顯。

圖2例示電壓曲線的圖形繪示，該電壓曲線顯示集成電路的特征上的增加負載所導(dǎo)致的電壓下降。在正常負載期間，該集成電路120的特別位置的電壓位準可在正常電壓位準(vnom)。然而，該第n特征138可能經(jīng)驗較大負載，其將造成該集成電路120的該特別位置的電壓，因為ir下降而降級(也就是，vdeg)。此下降(其下降量可能為vdrop)可造成操作錯誤和失敗。

為了應(yīng)付這些問題，設(shè)計者已經(jīng)求助于實作電壓調(diào)節(jié)電路，以在集成電路的特定部分維持希望的電壓。圖3例示耦接至集成電路的典型的電壓調(diào)節(jié)單元。圖2包含圖1的第一晶粒110、以及包含電壓調(diào)節(jié)單元320的第二晶粒。為了在該第n特征處維持希望電壓，可使用電壓調(diào)節(jié)單元320。該電壓調(diào)節(jié)單元320可包含電壓調(diào)節(jié)器302、各種模擬電路324、維持與該第一晶粒的組件的相位的鎖相回路(pll)326、以及脈寬調(diào)變器328用來控制該電壓調(diào)節(jié)單元320所提供的電壓。

有數(shù)個與習知解決方案相關(guān)的問題。舉例來說，該電壓調(diào)節(jié)單元320的組件在其操作期間，造成相當大量的能量耗損。該電壓調(diào)節(jié)單元320含有各種模擬區(qū)塊，其較慢且使用相當大量的能量。該pll326和該脈寬調(diào)變器328也使用相當大量的能量用于操作。此外，該電壓調(diào)節(jié)單元320無法偵測、或依據(jù)任何偵測補償電壓下降。因此，該電壓調(diào)節(jié)單元320無法在該集成電路120經(jīng)驗重負載的期間及時作出反應(yīng)。

習知技術(shù)的該電壓調(diào)節(jié)單元320應(yīng)用一般是實作在不同的晶粒。當需要較大的芯片封裝件以形成能含有該電壓調(diào)節(jié)單元320的額外晶粒時，此造成增加的使用空間。

本發(fā)明可應(yīng)付及/或至少減少一個或多個上述問題。

技術(shù)實現(xiàn)要素：

接下來呈現(xiàn)本發(fā)明的簡化發(fā)明內(nèi)容，以為了提供本發(fā)明的一些態(tài)樣的基本了解。此發(fā)明內(nèi)容并不是本發(fā)明的全部概觀，也不打算表明本發(fā)明的關(guān)鍵組件或描繪本發(fā)明的范圍，其唯一目的只是以簡化形成，呈現(xiàn)一些概念，以作為下文所討論的更詳細描述的序文。

一般而言，本發(fā)明是關(guān)于不同的方法、裝置及系統(tǒng)，用來在集成電路中實施動態(tài)電壓補償。接收集成電路的第一部分上的第一電壓。監(jiān)視該集成電路的第二部分上的第二電壓。作出該第二電壓是否低于該第一電壓達預(yù)定邊限的決定。實施該第二電壓的回授調(diào)整，以響應(yīng)決定該第二電壓是低于該第一電壓達該預(yù)定邊限；該回授調(diào)整包含實施該第二電壓的升壓。

附圖說明

本發(fā)明通過參照接下來的描述連同伴隨的圖式予以了解，其中，相同的參考編號表明相同的組件，并且其中：

圖1例示包含多個特征的習知集成電路100；

圖2例示電壓曲線的圖形繪示，該電壓曲線顯示集成電路的特征上的增加負載所導(dǎo)致的電壓下降；

圖3例示耦接至集成電路的典型電壓調(diào)節(jié)單元；

圖4例示依據(jù)此處的實施例的電壓曲線的圖形繪示，該電壓曲線顯示集成電路的特征上的增加負載所導(dǎo)致的電壓下降的回復(fù)；

圖5例示依據(jù)此處的實施例的具有集成電路的器件的格式化繪示，該集成電路耦接至動態(tài)補償模塊；

圖6例示依據(jù)此處的實施例的圖5的該動態(tài)補償模塊的格式化圖式繪示；

圖7例示依據(jù)此處的實施例的該動態(tài)補償模塊570的格式化電路呈現(xiàn)的格式化繪示；

圖8例示依據(jù)此處的實施例的方法的格式化流程呈現(xiàn)，該方法用來實施動態(tài)電壓補償；以及

圖9例示依據(jù)此處的實施例的用來制造包含動態(tài)補償模塊的集成電路的半導(dǎo)體器件處理系統(tǒng)。

雖然此處所披露的主題目標有各種修改和不同形式，其特定實施例已通過圖式中的范例加以顯示，并且在此處詳細描述。然而，應(yīng)當了解到的是，特定實施例的此處描述并不打算將本發(fā)明限制到揭露的特別形式，而是相反地，本發(fā)明可涵蓋落于由附加權(quán)利要求所定義的發(fā)明的精神和范圍內(nèi)的所有修改物、均等物和替代物。

具體實施方式

本發(fā)明的各種例示實施例在下文中描述。為了簡潔起見，說明書沒有描述真正實作的所有特征。當然可體會到在任何這種真正實作的發(fā)展中，一定得作出多種特定實作的決定，以達成發(fā)展者的特定目標，例如，符合與系統(tǒng)相關(guān)及商業(yè)相關(guān)的限制，其隨著實作的不同而有所變化。此外，將體會到的是，這種發(fā)展努力可能是復(fù)雜且費時的，然而，將會是本領(lǐng)域中具有此披露的利益者所從事的例常事項。

本主題目標將參照附加的圖式來加以描述。不同的結(jié)構(gòu)、系統(tǒng)和器件在圖式中是示意地繪示，其目的只在于解釋，而不是要以本領(lǐng)域眾所周知的細節(jié)來模糊本發(fā)明。然而，包含附加的圖式以描述和解釋本發(fā)明的例示范例。此處所使用的文字和詞句應(yīng)了解和解釋為具有與本領(lǐng)域的熟習技術(shù)者所了解的那些文字和詞句一致的意義。術(shù)語和詞句沒有特別的定義，也就是，與本領(lǐng)域的熟習技術(shù)者所了解的通常和慣用意義不同的定義。如果術(shù)語或詞句具有特別的意義，也就是不同于本領(lǐng)域的熟習技術(shù)者所了解的意義，這種定義將會明確地表明在說明書中，其意義會直接且無歧異加以提供。

此處的實施例提供提供電壓補償電路，以在集成電路提供電壓的動態(tài)調(diào)整。此處的實施例的該電壓補償電路可偵測ir電壓下降并補償該電壓下降。舉例來說，ir下降傳感器可使用來感測ir電壓下降。此可與降壓轉(zhuǎn)換器一起使用，以補償該ir電壓下降。實施該補償?shù)哪芰靠捎刹僮鞯伛罱又猎摻祲恨D(zhuǎn)換器的備用電源提供。此處的實施例也提供利用數(shù)字工作周期調(diào)整電路，來依據(jù)比較器的輸出調(diào)整該降壓轉(zhuǎn)換器的切換頻率。

此處的實施例提供動態(tài)提升集成電路的一個部分上的供應(yīng)電壓，以響應(yīng)感測ir電壓下降。舉例來說，此補償可實施在2d或3d堆棧的頂部晶粒部分上。此外，此處的實施例提供動態(tài)補償由增加的負載周期所造成的ir電壓下降，該增加的負載周期增加該2d或3d堆棧的該頂部晶粒部分所經(jīng)驗的負載。

在一個實施例中，術(shù)語“動態(tài)地提升電壓信號”包含實時提升該電壓信號或接近實時的至少一者。

圖4例示依據(jù)此處的實施例的電壓曲線的圖形繪示，該電壓曲線顯示集成電路的特征上的增加負載所導(dǎo)致的電壓下降的回復(fù)。在正常負載期間，該集成電路120的特別位置處的電壓位準可為正常電壓位準(vnom)。然而，電路特征可經(jīng)驗到較大負載，其可造成該集成電路120的該特別位置處的該電壓經(jīng)驗ir下降。然而，使用此處的實施例的該電壓補償電路，可自動實施該電壓vnom的動態(tài)回復(fù)。在回復(fù)該電壓(vnom)的延遲(tdelay)與該電壓補償網(wǎng)絡(luò)的回授循環(huán)反應(yīng)時間有關(guān)。

現(xiàn)在轉(zhuǎn)至圖5，例示依據(jù)此處的實施例的具有耦接至動態(tài)補償模塊的集成電路的器件的格式化繪式。第一晶粒510可包含集成電路520和動態(tài)補償電路。該集成電路520是繪示成3d器件，然而，此處所描述的概念也適用于2d器件。

該集成電路520可包含第一部分，其可為包含第一特征532、第二特征534、第三特征536至第n特征538(統(tǒng)稱為“530”)的堆棧的晶粒網(wǎng)絡(luò)。在一些案例中，這些特征530可形成在個別的beol層上，其形成在基本基板上。該第n特征538可連接至該第二特征536。在一個實施例中，該第n特征538可為3d特征的部件，該部件涵蓋在該集成電路520的第二部分中，該第二部分包含硅層542(例如，二氧化硅層)及544(例如，體硅層(bulksiliconlayer))。在一個范例中，該第n特征538為硅穿孔(tsv)。該第n特征538可耦接至負載550，其可作用為至3d堆棧的頂部晶粒/次晶粒的電壓供應(yīng)器，例如微柱供應(yīng)電壓560。如上所示，此處的概念可應(yīng)用至2d電路，其中，該第二特征534耦接至第n特征538，也就是，例如，晶體管。

該集成電路520可封裝在例如基于陶瓷的材料中，并且固定有多個插腳。至少兩個插腳可分別指定為電壓信號和接地。電壓供應(yīng)器540可提供該電壓信號至電源插腳550。該插腳可為不同型式，例如，穿孔插腳或表面安裝插腳，例如，球格數(shù)組插腳或其它形狀的插腳。

在許多案例中，靠近該電壓供應(yīng)器540及該電源插腳550的該第一特征532的該電壓位準是實質(zhì)相同于該電壓供應(yīng)器540的電壓。然而，由于該集成電路520的不同層中的該ir下降，該第二特征534的該電壓位準可能實質(zhì)上較低。此外，該第n特征538所經(jīng)驗的負載可造成該第n特征538的電壓的下降。因此，相較于該電源插腳550的該電壓位準，該第n特征538可經(jīng)驗顯著的電壓下降。當?shù)诙卣?36所形成的頂層經(jīng)驗較大的負載(例如，cpu計算應(yīng)用，例如，圖形應(yīng)用、游戲應(yīng)用等)時，該電壓的下降會更明顯。在一個實施例中，耦接至該第n特征538的該第二特征534是在beol堆棧的第一金屬層(m1)或第一通孔層(v0)。在一個實施例中，該第一特征332可為上金屬層，例如，g2層。

該動態(tài)補償模塊570可感測并監(jiān)視該集成電路520的電壓，以及實施動態(tài)電壓補償程序，以在該第n特征538維持希望的電壓。此希望電壓可基于預(yù)定的電壓接受范圍。在一個實施例中，該動態(tài)補償模塊570可使用該第一特征532的該電壓(vref584)，該第一特征532耦接至該插腳540，作為決定電壓下降量的參考電壓。該動態(tài)補償模塊570可在該集成電路520的預(yù)定位置，例如，在該第n特征538，監(jiān)視電壓(vmonitor582)。當該動態(tài)補償模塊570偵測該第n特征538(vmonitor582)的電壓是低于該參考電壓(vref584)達第一預(yù)定值時，實施該vmonitor582上的該電壓位準的補償，以將vmonitor582的該電壓位準帶回至第二預(yù)定值(例如，該參考電壓(vref584))。該動態(tài)補償模塊570的組件可確保vmonitor線582上的該電壓位準的補償是在預(yù)定時間延遲內(nèi)(例如，見圖4的tdelay)作成。該動態(tài)補償模塊570的更詳細繪示提供在圖6及伴隨的下文描述。

此外，在一個實施例中，該動態(tài)補償模塊570可予以形成，使得其為相同晶粒(第一晶粒510)的部件，該集成電路520是形成在該第一晶粒510上。此外，在一個實施例中，該集成電路520及該動態(tài)電壓補償電路是形成在單一器件封裝件或芯片中。此允許產(chǎn)生較小占晶面積和較低高度的器件500。

現(xiàn)在轉(zhuǎn)至圖6，例示依據(jù)此處的實施例的圖5的該動態(tài)補償模塊的格式化方塊圖式繪示。在一個實施例中，該動態(tài)補償模塊570包含動態(tài)ir下降傳感器610。該動態(tài)ir下降傳感器可包含比較器單元612和工作周期調(diào)整單元614。在一個實施例中，該比較器單元612為高速比較器器件。該比較器單元612可包含多個比較器，其可將vref584與vmonitor582相比較，以決定它是否高于或低于所希望的。該比較器單元612中的比較器可予以配置，使其為“高”比較結(jié)果、或“低”比較結(jié)果，提供數(shù)字輸出(也就是，指示電壓是否高于或低于參考電壓的數(shù)字信號)。舉例來說，vref584和vmonitor582可提供給兩個比較器，其中，該比較器單元612依據(jù)該比較證實“高”信號或“低”信號。

該比較器單元612的該輸出是提供至該工作周期調(diào)整單元614。當該比較器單元612的該輸出指示該電壓差不為零時，該動態(tài)補償模塊570實施電壓調(diào)整。此外，該工作周期調(diào)整單元614可決定vmonitor線582上的該電壓信號的工作周期。該工作周期調(diào)整單元614調(diào)整該工作周期，以響應(yīng)依據(jù)該比較器單元612的該輸出的數(shù)字計數(shù)，詳見下文。

來自該工作周期調(diào)整單元614的該輸出提供至降壓轉(zhuǎn)換器620(例如，微降壓轉(zhuǎn)換器(micro-buckconverter))。該降壓轉(zhuǎn)換器620可調(diào)整該vmonitor線582的該電壓位準，以補償該第n特征538所經(jīng)驗的該ir下降。在一個實施例中，該降壓轉(zhuǎn)換器620可接收來自備用電源供應(yīng)單元630的電源，例如，微降壓供應(yīng)電壓單元。當感測到該vmonitor線582減少第一預(yù)定位準量時，該動態(tài)補償模塊570將該vmonitor線582的電壓升壓至第二預(yù)定位準(例如，vref584)。

現(xiàn)在轉(zhuǎn)至圖7，例示依據(jù)此處的實施例的該動態(tài)補償模塊570的格式化電路呈現(xiàn)的格式化繪示。該動態(tài)ir下降傳感器610包含穩(wěn)定單元725，其耦接至該比較器單元612的該輸出。在一些實施例中，在閂鎖比較器中，如果該比較器花較多時間切換至有效輸出狀態(tài)及預(yù)定間隔，則穩(wěn)定問題可能發(fā)生。在一些案例中，寄生回授也會影響電路穩(wěn)定性。該穩(wěn)定單元725可減少由該比較器單元612的操作所造成的不穩(wěn)定性。

該動態(tài)ir下降傳感器610也可包含數(shù)字計數(shù)器720。該數(shù)位計數(shù)器720可維持來自該比較器單元612的上/下(或高/低)輸出信號的計數(shù)。該動態(tài)ir下降傳感器610也可包含工作周期控制單元710。該工作周期控制單元710可由來自頻率單元705的頻率信號驅(qū)動。該頻率信號通過多個緩沖器716和個別的and柵714予以周期化。該and柵714的輸出提供至動態(tài)ir下降傳感器610中的多任務(wù)器(mux)712。用于該多任務(wù)器712的選擇信號是來自該數(shù)字計數(shù)器720的輸出。以這種方式，可避免需要習知的脈寬調(diào)變器，也就是，通過利用該工作周期控制單元710和該數(shù)字計數(shù)器720。因此，通過使用此處的實施例的該工作周期控制單元710和該數(shù)字計數(shù)器720，可節(jié)省顯著的空間，并且當實作此處的實施例的動態(tài)電壓補償裝置時，可減少可觀的電源消耗。

來自該工作周期控制單元710(來自該mux712)的該輸出是提供至該降壓轉(zhuǎn)換器620。更特別地，來自該mux712的該輸出是提供至該降壓轉(zhuǎn)換器620的驅(qū)動器電路730。來自該驅(qū)動器電路730的該輸出是提供至緩沖器732，如圖7中所示范的。來自該緩沖器732的該輸出是耦接至指示器734，其輸出是耦接至電容器736。該指示器734可為芯片上(on-chip)或封裝件等級(package-level)指示器。

由該動態(tài)補償模塊570所經(jīng)驗的負載，例如，tsv結(jié)構(gòu)，是并聯(lián)于該電容器736，連接至該降壓轉(zhuǎn)換器620的輸出。該降壓轉(zhuǎn)換器620的該輸出回授回至該比較器單元612。以這種方式，如果該參考電壓vreference線584與該vmonitor線582之間的差異不為零，則該降壓轉(zhuǎn)換器620的該輸出是用來升壓該vmonitor線582上的電壓。因此，該電路570是用來將該第n特征538上的電壓，維持在該第一特征532上所發(fā)現(xiàn)的供應(yīng)電壓的預(yù)定邊限范圍內(nèi)。以這種方式，該集成電路520內(nèi)的該ir下降被動態(tài)地補償，以維持預(yù)定邊限范圍內(nèi)的電壓位準遍及該集成電路520。

現(xiàn)在轉(zhuǎn)至圖8，例示依據(jù)此處的實施例的方法的格式化流程呈現(xiàn)，該方法用來實施動態(tài)電壓補償。該動態(tài)電壓補償單元570接收參考電壓(在810)。該參考電壓可為傳送至集成電路封裝件的電源插腳的供應(yīng)電壓，該集成電路封裝件可耦接至beol層上的特征。動態(tài)ir電壓下降感測步驟可予以實施(在820)?？杀O(jiān)視該集成電路內(nèi)的一個或多個位置。舉例來說，可動態(tài)地監(jiān)視beol堆棧中的m1層上的結(jié)構(gòu)，，以偵測相較于該參考電壓的電壓下降。

可作出該動態(tài)地感測的ir電壓下降是否高于預(yù)定臨限的決定(在830)?？蓪嵤┍容^器功能，以作出此決定。舉例來說，在由該集成電路所經(jīng)驗的增加負載的時間期間中，可偵測增加的ir下降。如果該ir電壓下降并沒有高于該預(yù)定臨限，則沒有實施電壓補償(在840)。然而，如果ir電壓下降是高于該預(yù)定臨限，則決定ir電壓下降量，并且此信息是提供至降壓轉(zhuǎn)換器(在850)?？墒褂霉ぷ髦芷诳刂破骺刂票槐O(jiān)視的該電壓的升壓的時機。此外，可使用備用電壓源以提供實施電壓步驟所需的電源，以將該監(jiān)視的電壓帶上至預(yù)定邊限(例如，該參考電壓)。依據(jù)該ir電壓下降量，可實施動態(tài)回授電壓升壓(在860)。以這種方式，可實施集成電路的一個或多個選擇部分的動態(tài)電壓補償。此處所提供的電壓補償可實施在2d和3d器件中，并且可實現(xiàn)tsv下降的進一步減少。

現(xiàn)在轉(zhuǎn)至圖9，例示依據(jù)此處的實施例的用來制造包含動態(tài)補償模塊的集成電路的半導(dǎo)體器件處理系統(tǒng)。圖9的該系統(tǒng)可包含半導(dǎo)體器件處理系統(tǒng)910和設(shè)計單元940。該半導(dǎo)體器件處理系統(tǒng)910可依據(jù)由該設(shè)計單元940所提供的一個或多個設(shè)計制造集成電路器件。

該半導(dǎo)體器件處理系統(tǒng)910可包含各種處理站，例如，蝕刻程序站、照像平版印刷程序站、cmp程序站等。由該處理系統(tǒng)910所實施的一個或多個處理步驟可由該處理控制器920控制。該處理控制器920可為工作站計算機、桌面計算機、平板計算機、或任何其它類型的計算器件，其包含一個或多個軟件產(chǎn)品，其可控制程序、接收程序回授、接收測試結(jié)果數(shù)據(jù)、實施學(xué)習周期、實施程序調(diào)整等。

該半導(dǎo)體器件處理系統(tǒng)910可在媒介(例如，硅晶圓)上產(chǎn)生集成電路。該器件處理系統(tǒng)910可依據(jù)由該集成電路設(shè)計單元940所提供的該電路設(shè)計產(chǎn)生集成電路。該集成電路可包含上述的動態(tài)補償電路。此外，該集成電路可予以制造，使得實施該集成電路的核心功能的各種電路也能在相同晶粒上生產(chǎn)。

該處理系統(tǒng)910可在傳送機制950(例如，傳送系統(tǒng))上提供處理的集成電路/器件915。在一些實施例中，該傳送系統(tǒng)可為精密的清潔室傳送系統(tǒng)，其可傳送半導(dǎo)體晶圓。在一個實施例中，該半導(dǎo)體器件處理系統(tǒng)910可包含多個處理步驟，例如，第一處理步驟、第二處理步驟等，如上所描述的。

在一些實施例中，標注“915”的項目可代表個別晶圓，并且在其它實施例中，該項目915可代表一群半導(dǎo)體晶圓，例如，一“批”半導(dǎo)體晶圓。該集成電路或器件915可為晶體管、電容器、電阻器、內(nèi)存胞元、處理器、及/或類似者。在一個實施例中，該器件915為晶體管，而該介電層是該晶體管的柵極絕緣層。

該系統(tǒng)900的該集成電路設(shè)計單元940可提供電路設(shè)計，其可由該半導(dǎo)體處理系統(tǒng)910制造。該設(shè)計單元940可接收與該功能性胞元利用相關(guān)的數(shù)據(jù)、以及設(shè)計該集成電路的設(shè)計規(guī)格。

在其它實施例中，該集成電路設(shè)計單元940可在該集成電路的一個或多個位置上實施ir電壓下降的自動決定。這些電壓下降可用來實施該ir電壓下降的補償。舉例來說，一旦該集成電路設(shè)計單元940的設(shè)計者或用戶使用圖形用戶接口產(chǎn)生設(shè)計，以與該集成電路設(shè)計單元940溝通，該單元940便可實施該設(shè)計的自動修改。在其它實施例中，該集成電路設(shè)計單元940可自動產(chǎn)生胞元中的金屬形成的一個或多個補償特征、或從數(shù)據(jù)庫取得關(guān)于該補償參數(shù)的數(shù)據(jù)。

該系統(tǒng)900可實施涉及不同技術(shù)的不同產(chǎn)品的分析和制造。舉例來說，該系統(tǒng)900可設(shè)計和產(chǎn)生數(shù)據(jù)，用于制造cmos技術(shù)、快閃技術(shù)、bicmos技術(shù)的器件、電源器件、內(nèi)存器件(例如，dram器件)、nand內(nèi)存器件、及/或各種其它的半導(dǎo)體技術(shù)。

雖然在一些范例中，此處的電路為了一致起見，是通過nmos器件加以描述，但本領(lǐng)域的熟習技術(shù)者應(yīng)體會到，此處所描述的概念可應(yīng)用至pmos器件，并且仍然在此處的實施例的范圍內(nèi)。

該系統(tǒng)900可制造和測試各種裝置，包含具有涉及不同技術(shù)的主動和非主動?xùn)诺木w管。舉例來說，該系統(tǒng)900可提供關(guān)于cmos技術(shù)、快閃技術(shù)、bicmos技術(shù)的器件、電源器件、內(nèi)存器件(例如，dram器件)、nand內(nèi)存器件、及/或各種其它的半導(dǎo)體技術(shù)的制造和測試產(chǎn)品。

以上所描述的方法由指令所管理，該指令可儲存在非瞬時計算機可讀取儲存媒介中，并且可由例如計算器件中的處理器執(zhí)行。此處所描述的每一個操作(例如，圖7和8)均可對應(yīng)于儲存在非瞬時計算機內(nèi)存或計算機可讀取儲存媒介中的指令。

在不同的實施例中，該非瞬時計算機可讀取儲存媒介包含磁性或光學(xué)碟儲存器件、固態(tài)儲存器件(例如，閃存)、或其它非揮發(fā)性內(nèi)存器件或器件。儲存在該非瞬時計算機可讀取儲存媒介中的計算機可讀取指令可為源碼、匯編語言碼、目標碼、或其它指令格式，其可由一個或多個處理器解譯及/或執(zhí)行。

以上所披露的特別實施例只是例示，因為本發(fā)明可以不同但等效的方式加以修改和實踐，對于具有此處教示的利益的本領(lǐng)域的熟習技術(shù)者是明顯的。舉例來說，以上所提出的程序步驟可以不同的順序?qū)嵤４送?，不打算限制在此處所顯示的設(shè)計或建構(gòu)的細節(jié)，除了以上權(quán)利要求中所描述的。因此，以上所描述的特別實施例可加以變化或修改，并且所有這種變化均認為是在本發(fā)明的范圍和精神內(nèi)。因此，此處所尋求的保護是提出在以上的權(quán)利要求內(nèi)。