本發(fā)明涉及一種模擬集成電路技術(shù)領(lǐng)域，主要應(yīng)用在模擬與數(shù)字轉(zhuǎn)換器、功率轉(zhuǎn)換器、功率放大器等電路中，具有低電壓低功耗特性的電源電壓低于2.5v，最大消耗電流小于1μa的基準(zhǔn)電壓源。

背景技術(shù)：

基準(zhǔn)電壓源是當(dāng)代模擬集成電路極為重要的組成部分，可以為串聯(lián)型穩(wěn)壓電路、adc和dac等系統(tǒng)提供一個不隨溫度及供電電壓變化的電壓基準(zhǔn)。在傳統(tǒng)設(shè)計中，利用齊納二極管的齊納擊穿特性可構(gòu)建工作在擊穿電壓附近的基準(zhǔn)源，但其存在著噪聲大、易受工藝影響等缺點。為維持齊納擊穿，齊納二極管需要有較大的靜態(tài)電流，限制了其在低電壓低功耗電路中的應(yīng)用。帶隙基準(zhǔn)源是目前應(yīng)用最為廣泛的基準(zhǔn)電壓源。帶隙基準(zhǔn)源利用三極管vbe結(jié)的負(fù)溫系數(shù)疊加不同電流密度的vbe電壓差，得到不隨溫度變化的基準(zhǔn)電壓。但帶隙基準(zhǔn)源的輸出電壓一般為1.2v，不適合應(yīng)用于低電壓(vdd<1v)電路中，而且其功耗在超低功耗應(yīng)用中也難以進(jìn)一步減小。

在cmos工藝條件下，可利用增強(qiáng)型與耗盡型nmos的閾值電壓的不同溫度系數(shù)，構(gòu)建基準(zhǔn)電壓源電路。如圖4所示，me1為增強(qiáng)型nmos，md1為耗盡型nmos，二者具有相同的電流。而md1的柵與源連接在一起。me1和md1的電流可以表達(dá)為：

而me1的柵源電壓，即基準(zhǔn)電壓vref，可由me1的電流公式求解得到：

其中其中，vt,me1為增強(qiáng)型管子閾值電壓，vt,md1為耗盡型管子的閾值電壓。由于增強(qiáng)型與耗盡型nmos閾值電壓的溫度系數(shù)均為負(fù)數(shù)，而|vt,md1|的溫度系數(shù)為正數(shù)，所以調(diào)節(jié)md1和me1的寬長比之比，可以使得md1和me1的閾值電壓的溫度系數(shù)相互抵消，從而得到零溫度系數(shù)的輸出電壓vref。這種利用增強(qiáng)型、耗盡型mos管閾值電壓溫度特性設(shè)計的基準(zhǔn)電壓源稱之為e/d基準(zhǔn)電壓源。相比傳統(tǒng)帶隙基準(zhǔn)源，e/d基準(zhǔn)電壓源有著巨大的優(yōu)勢。首先，e/d基準(zhǔn)電壓源具有非常低的功耗，整個電路只有一條電流通路，不存在額外的功耗；其次，e/d基準(zhǔn)電壓源可工作在較低工作電壓下，整體電路的最低電源電壓為vgs,me1+vov,md1，大大小于傳統(tǒng)帶隙基準(zhǔn)電壓源電路；最后，e/d基準(zhǔn)電壓源不需要啟動電路，大大簡化了電路復(fù)雜程度。然而，經(jīng)典結(jié)構(gòu)的e/d結(jié)構(gòu)基準(zhǔn)電壓源也存在缺點：主要是輸出的基準(zhǔn)電壓不可調(diào)節(jié)。在vref表達(dá)式中，可以看到vref在閾值電壓附近。在大規(guī)模生產(chǎn)時，不僅需要調(diào)節(jié)k使得溫度系數(shù)最小，而且需要調(diào)節(jié)最終輸出電壓，得到預(yù)期的電壓值。而原始的電路結(jié)構(gòu)可調(diào)參數(shù)過少，限制了大規(guī)模量產(chǎn)時的應(yīng)用。

技術(shù)實現(xiàn)要素：

本發(fā)明的目的是針對上述現(xiàn)有技術(shù)存在的不足之處，提供一種電路結(jié)構(gòu)簡單，輸出基準(zhǔn)電壓可調(diào)，具有較高溫度穩(wěn)定性，基于nmos閾值差的低功耗基準(zhǔn)電壓源。

本發(fā)明的上述目的可以通過以下措施來達(dá)到，一種低功耗基準(zhǔn)電壓源，包括：基準(zhǔn)電壓產(chǎn)生電路和偏置電流產(chǎn)生電路構(gòu)成的主支路，其特征在于：在所述主支路的nmos晶體管mn2接地源極與pmos晶體管mp4源極之間電連接有反饋支路，該反饋支路由順次串聯(lián)的增強(qiáng)型nmos晶體管mn5、分壓電阻r1和電阻r2構(gòu)成，其中，mn5柵極電連接mp4的漏極，mn2的柵端連接于分壓電阻r1與電阻r2之間，通過mp4將增強(qiáng)型nmos晶體管mn2的閾值電壓和耗盡型nmos晶體管mn1閾值電壓進(jìn)行線性疊加，疊加在mn2的柵極，獲得從mn5源極輸出的基準(zhǔn)電壓vref。

本發(fā)明相比于現(xiàn)有技術(shù)具有如下有益效果：

電路結(jié)構(gòu)緊湊，易于集成。本發(fā)明在產(chǎn)生基準(zhǔn)電壓的主支路上加入使基準(zhǔn)電壓能夠穩(wěn)定的反饋支路，電路結(jié)構(gòu)簡單，相比于傳統(tǒng)帶隙基準(zhǔn)而言，本電路結(jié)構(gòu)所用晶體管極少。

輸出基準(zhǔn)電壓可調(diào)。本發(fā)明可簡單的通過改變電阻之間的比值而調(diào)整輸出參考電壓大小，基準(zhǔn)電壓的調(diào)整具有更大的靈活性，且在生產(chǎn)之后也可以通過對分壓電阻r1和r2的修調(diào)重新設(shè)定輸出基準(zhǔn)電壓的大小，很好的適應(yīng)了在不用應(yīng)用場合下的工作需求。同時由于分壓電阻r1和r2的加入使得輸出電壓在量產(chǎn)時能夠通過對r1、r2的修調(diào)而做到適用于不用應(yīng)用。

較高溫度穩(wěn)定性。本發(fā)明最后所得的基準(zhǔn)電壓由耗盡型nmos管的閾值電壓與增強(qiáng)型nmos管的閾值電壓進(jìn)行線性疊加，可以通過調(diào)節(jié)疊加系數(shù)將所得vref電壓的溫度系數(shù)降至最低，使其在較大的溫度范圍內(nèi)具有良好的均一性。

附圖說明

圖1是本發(fā)明的低功耗基準(zhǔn)電壓源的電路原理示意圖。

圖2是本發(fā)明電路輸出基準(zhǔn)電壓溫度特性驗證圖。

圖3本發(fā)明電路輸出基準(zhǔn)電壓電源抑制比特性驗證圖。

圖4是現(xiàn)有技術(shù)經(jīng)典的e/d基準(zhǔn)電壓源電路圖。

具體實施方式

下面結(jié)合附圖和具體的實施例對本發(fā)明作進(jìn)一步詳細(xì)描述。

參閱圖1。在以下描述的實施例中，低功耗基準(zhǔn)電壓源，包括：基準(zhǔn)電壓產(chǎn)生電路和偏置電流產(chǎn)生電路構(gòu)成的主支路和使基準(zhǔn)電壓穩(wěn)定的反饋支路。所述反饋支路電連接在主支路的nmos晶體管mn2接地源極與pmos晶體管mp4源極之間。反饋支路由順次串聯(lián)的增強(qiáng)型nmos晶體管mn5、分壓電阻r1和電阻r2構(gòu)成，其中，mn5柵極電連接mp4的漏極，mn2的柵端連接于分壓電阻r1與電阻r2之間，通過mp4將增強(qiáng)型nmos晶體管mn2的閾值電壓和耗盡型nmos晶體管mn1閾值電壓進(jìn)行線性疊加，疊加在mn2的柵極，疊加系數(shù)由增強(qiáng)型nmos晶體管mn2和耗盡型nmos晶體管的溝道寬度與溝道長度之比以及mp3與mp4所形成的電流鏡的鏡像比決定。

基準(zhǔn)電壓產(chǎn)生電路包括，柵端和源端短接在一起的耗盡型nmos晶體管mn1、增強(qiáng)型nmos晶體管mn2、二極管連接形式的增強(qiáng)型pmos晶體管mp3和mp4，其中，mn1的柵端和mn2源端短接于地電平上，mp3柵端串聯(lián)mp4柵端形成電流鏡，mn1的漏端連接mp3的漏端并通過mp3的漏端接點并聯(lián)mp3柵端與mp4柵端之間的串聯(lián)接點上，mn2的漏端串聯(lián)mp4的漏端，mp4的源端接電源vdd形成基準(zhǔn)電壓產(chǎn)生電路。mp4的漏端連接mn5的柵端，mn2的源端接地，柵端接在分壓電阻r1和r2之間，分壓電阻r2一端通過mn2源極接地，另一端通過mn2的柵極串聯(lián)接分壓電阻r1，r1的另一端相連mn5的源端作為基準(zhǔn)電壓源電路的vref輸出端，mn5的漏端接vdd。

n型mosfet晶體管mn2漏源電流其中，μn為電子遷移率，cox為柵氧化層的單位面積電容值，w/l為晶體管的溝道寬長比，vgs為晶體管柵源之間壓差，vt為晶體管的閾值電壓。由于耗盡型nmos晶體管mn1的柵極和源極同時接在地電位gnd，因此，耗盡型nmos晶體管mn1的漏極電流可求得：其中，id1為耗盡型nmos晶體管mn1的漏源電流，μd為耗盡型nmos晶體管mn1的電子遷移率，cox為柵氧化層的單位面積電容值，w1/l1為耗盡型nmos晶體管mn1的溝道寬長比，vtd為耗盡型nmos晶體管mn1的閾值電壓。

pmos晶體管mp3的柵漏短接與mp4的柵極相連，其漏極分別接耗盡型nmos管mn1的漏極和增強(qiáng)型nmos管mn2的漏極組成電流鏡，使增強(qiáng)型nmos管mn2的漏極電流id2與耗盡型nmos管的漏極電流id1相等或倍數(shù)關(guān)系。

設(shè)id2＝mid1，則其中m為pmos管mp4與mp3的并聯(lián)數(shù)之比。由n型mos晶體管的電壓電流特性求得：

其中k1、k2為mn1和mn2的寬長比，vgs2為增強(qiáng)型nmos管mn2的柵極和源極兩端電壓差，vte為增強(qiáng)型nmos管mn2的閾值電壓，vtd為耗盡型nmos管mn1的閾值電壓，μe為增強(qiáng)型nmos晶體管mn2的電子遷移率，μd為耗盡型nmos晶體管mn1的電子遷移率。

電壓vgs2通過串聯(lián)的分壓電阻r1、r2組成的輸出級分壓后輸出，即輸出基準(zhǔn)電壓源電壓vref。因此，vref的參考電壓表達(dá)式為：其中vref為輸出的基準(zhǔn)電壓值，r1和r2分別為電阻r1和r2的電阻值。

通過上述對輸出基準(zhǔn)電壓表達(dá)式的推導(dǎo)可以得出，通過耗盡型nmos管mn1與增強(qiáng)型nmos管mn2的漏極電流的線性關(guān)系，得到最后的本發(fā)明所設(shè)計電路輸出參考電壓為增強(qiáng)型nmos管mn2與耗盡型nmos晶體管mn1閾值電壓的線性組合。

n型mosfet的閾值電壓表達(dá)式為：

其中vt為閾值電壓，qox為二氧化硅內(nèi)緊靠界面的固定正電荷密度，cox為柵氧化層單位面積的電容值，ε為介電常數(shù)，q為電子電量，na為參雜受主的濃度，vbs為nmos管襯底與源端的電位差，φms是金屬-半導(dǎo)體功函數(shù)，φfp是半導(dǎo)體襯底的費米電勢。在很寬的溫度范圍內(nèi)，qox與溫度無關(guān)，φms也與溫度無關(guān)，則上式對溫度微分可以得到。通過對閾值電壓進(jìn)行求溫度的偏導(dǎo)，可得閾值電壓溫度之間的關(guān)系：

得到最終表達(dá)式為：

由于通常ncnv>>na²，所以n溝道m(xù)osfet閾電壓vt的溫度系數(shù)是負(fù)值，即隨著溫度的上升，vt向負(fù)方向移動,當(dāng)外加襯底偏壓vbs后，由于vbs<0，將使vt的溫度系數(shù)的絕對值減小。實驗證明，在-55～125℃的范圍內(nèi)，vt與溫度t呈線性關(guān)系，上式的結(jié)果符合得相當(dāng)好。

增強(qiáng)型與耗盡型nmos晶體管的閾值電壓與溫度皆為線性關(guān)系，而增強(qiáng)型與耗盡型nmos晶體管的閾值電壓溫度系數(shù)都是負(fù)值。所以所得到的參考電壓vref可實現(xiàn)其溫度系數(shù)近乎等于0。由nmos管閾值電壓對溫度的導(dǎo)數(shù)為一常數(shù)，其關(guān)系可表達(dá)為：其中，kt為nmos閾值電壓的溫度系數(shù)，且kt<0，t為絕對溫度，t0為測量kt時的絕對溫度。因此，參考電壓vref對溫度的導(dǎo)數(shù)表達(dá)式為：

其中kte為增強(qiáng)型nmos管mn2閾值電壓的溫度系數(shù)，ktd為耗盡型nmos管mn1閾值電壓的溫度系數(shù)。

若要得到高溫度穩(wěn)定性的參考電壓，則需設(shè)為0，即：通過設(shè)置調(diào)整晶體管mn1、mn2的寬長比的比例，并調(diào)整組成電流鏡的晶體管mp3、mp4的寬長比的比例，以改變電流鏡兩端電路的倍數(shù)關(guān)系，就可以得到零溫度系數(shù)的參考電壓。

綜合vref表達(dá)式和mn1、mn2的溫度特性關(guān)系可得：

基準(zhǔn)電壓在基準(zhǔn)電壓vref表達(dá)式中，kte、ktd、vte、vtd決定于所用的制造工藝，因此輸出基準(zhǔn)電壓的值決定于電阻r1與r2的比值，且此比值不受其它條件的限制，使輸出基準(zhǔn)電壓可以通過改變分壓電阻r1與r2的比值而在較大范圍內(nèi)自由設(shè)定。因此，可以根據(jù)不同系統(tǒng)，不同電路的參數(shù)要求而改變參數(shù)得到不同的參考電壓值。

由于在受主雜質(zhì)摻雜濃度較小時，電子遷移率隨雜質(zhì)濃度改變的變化并不明顯，故在以上分析和計算中，增強(qiáng)型nmos與耗盡型nmos中電子遷移率的比值μe/μd近似代為1。但由于比值μe/μd稍偏離與1，并且在溫度較高時，增強(qiáng)型nmos與耗盡型nmos中電子遷移率μe與μd因為摻雜濃度的不同而呈現(xiàn)不同的變化趨勢，使參考電壓隨溫度變化而偏離理論值。因此在設(shè)計中加入了mn5、r1和r2構(gòu)成的負(fù)反饋環(huán)路以穩(wěn)定輸出參考電壓vref。

基準(zhǔn)電壓vref負(fù)反饋過程如下：當(dāng)溫度變化時，若mn2的柵極和源極兩端電壓vgs2升高，通過電阻r1、r2的分壓，基準(zhǔn)電壓vref隨之升高，而流過mn2的漏極電流id＝vgs2/r2亦隨之升高，晶體管mn5的柵源電壓vgs5隨之增加，故mn5柵極電位隨之升高，即晶體管mn2的漏極電位升高，晶體管mn2的漏極電位與mn2柵極電位相位相反，所以vgs2隨之減小。

因為負(fù)反饋環(huán)路的存在，基準(zhǔn)電壓源電路實際輸出的參考電壓比開環(huán)分析略小，且因負(fù)反饋環(huán)路的存在，在兩電阻比值r1/r2相同時，輸出電壓有略微的差別。這是因為通過反饋分析，電阻r1、r2阻值越大，反饋系數(shù)越小，閉環(huán)放大倍數(shù)可見反饋系數(shù)越小，閉環(huán)放大倍數(shù)越大，輸出的參考電壓也就越大。通過分析，可知當(dāng)電阻間比值r1/r2確定時，通過調(diào)整r1與r2的比值可微調(diào)輸出參考電壓vref的電壓值，同時可改變參考電壓的溫度系數(shù)，以達(dá)到最佳的溫度穩(wěn)定性。

本設(shè)計基于0.5μme/dnmos工藝進(jìn)行仿真設(shè)計，通過設(shè)定參數(shù)將輸出基準(zhǔn)電壓值設(shè)置在2.08v，利用hspice仿真查看其溫度特性和電源抑制比。如圖2為本發(fā)明所得的輸出基準(zhǔn)電壓隨溫度的變化曲線，從中可以得出輸出基準(zhǔn)電壓的溫漂特性，對圖2進(jìn)行分析可知，本發(fā)明所得基準(zhǔn)電壓的溫度系數(shù)為12ppm/℃。

如圖3為本發(fā)明所得的輸出基準(zhǔn)電壓對電源噪聲的抑制情況，對圖3的分析可以得出本發(fā)明所的基準(zhǔn)電壓的電源抑制比為47db。