1.一種基于FPGA的低功耗SRAM字線電壓實(shí)現(xiàn)電路，其特征在于，包括：
帶隙基準(zhǔn)電路，用于提供基準(zhǔn)電壓；
控制電路，用于生成控制信號及復(fù)位信號；
讀/寫譯碼電路，用于根據(jù)控制電路的控制信號選擇獲得電路所處狀態(tài)，所述電路所處狀態(tài)包括清零狀態(tài)、寫狀態(tài)和讀狀態(tài)；并根據(jù)選擇的電路所處狀態(tài)生成分壓選擇信號；
字線電壓產(chǎn)生電路，用于根據(jù)接收的分壓選擇信號，將所述基準(zhǔn)電壓作為參考電壓進(jìn)行分壓，得到電路所處狀態(tài)下的字線電壓值；
地址譯碼電路，用于根據(jù)控制電路的控制信號對待配置SRAM的地址進(jìn)行譯碼，獲得譯碼輸出信號；
地址輸出電路，用于接收控制電路的復(fù)位信號，及在接收的地址譯碼電路的譯碼輸出信號有效時(shí)，將譯碼輸出信號轉(zhuǎn)換為對應(yīng)電路所處狀態(tài)下的字線電壓值，及將該字線電壓值輸出至地址譯碼電路譯碼所對應(yīng)待配置SRAM的門管控制端。
2.根據(jù)權(quán)利要求1所述基于FPGA的低功耗SRAM字線電壓實(shí)現(xiàn)電路，其特征在于，所述字線電壓產(chǎn)生電路包括：
穩(wěn)壓器，用于將基準(zhǔn)電壓作為參考電壓，穩(wěn)壓后獲得輸出電壓；
電阻串，用于根據(jù)分壓選擇信號對穩(wěn)壓器所得穩(wěn)壓后的輸出電壓進(jìn)行分壓，獲得電壓值不同的輸出電壓；
偏置電路，用于將電阻串分壓所獲得電壓值不同的輸出電壓分別轉(zhuǎn)換成字線電壓值輸出。
3.根據(jù)權(quán)利要求1所述基于FPGA的低功耗SRAM字線電壓實(shí)現(xiàn)電路，其特征在于：所述字線電壓產(chǎn)生電路中，設(shè)定電路清零狀態(tài)的字線電壓值VG1小于電路寫狀態(tài)的字線電壓值VG2；及設(shè)定電路讀狀態(tài)的字線電壓值VG3大于門管的門限電壓值，且小于電路清零狀態(tài)的字線電壓值VG1和寫狀態(tài)的字線電壓值VG2。
4.根據(jù)權(quán)利要求1所述基于FPGA的低功耗SRAM字線電壓實(shí)現(xiàn)電路，其特征在于：所述地址譯碼電路包括相互連接的或非門和反相器。
5.一種基于FPGA的低功耗SRAM字線電壓實(shí)現(xiàn)方法，其特征在于，包括以下步驟：
生成控制信號；
根據(jù)控制信號選擇獲得電路所處狀態(tài)，所述電路所處狀態(tài)包括清零狀態(tài)、寫狀態(tài)和讀狀態(tài)；并根據(jù)選擇的電路所處狀態(tài)生成分壓選擇信號；
提供一個(gè)基準(zhǔn)電壓，及根據(jù)接收的分壓選擇信號將基準(zhǔn)電壓作為參考電壓進(jìn)行分壓，得到電路所處狀態(tài)下的字線電壓值；
根據(jù)控制信號對待配置SRAM的地址進(jìn)行譯碼，獲得譯碼輸出信號；
當(dāng)接收的譯碼輸出信號有效時(shí)，將譯碼輸出信號轉(zhuǎn)換為對應(yīng)電路所處狀態(tài)下的字線電壓值，及將該字線電壓值輸出至譯碼所對應(yīng)待配置SRAM的門管控制端。
6.根據(jù)權(quán)利要求5所述基于FPGA的低功耗SRAM字線電壓實(shí)現(xiàn)方法，其特征在于：所述基準(zhǔn)電壓的溫度系數(shù)為零。