專利名稱：減小編程易變性的閃速存儲器vds補償技術的制作方法
發(fā)明的領域本發(fā)明涉及存儲單元的編程。更具體來說，本發(fā)明涉及在存儲設備中補償源極電壓和漏極電壓以便對閃速存儲單元編程的一種方法和電路。
背景非易失存儲設備例如電可編程只讀存儲器(“EEPROMs”)，電可擦可編程只讀存儲器(“EERPOMs”)，和閃速EEPROMs包括非易失存儲單元的一個陣列以及訪問該陣列的支持電路。一個非易失存儲單元一般起一個場效應晶體管一樣的作用，包括一個選擇柵極或控制柵極，其控制數據對存儲單元的讀出和寫入，以及一個浮動柵極，其根據存儲單元保存的數據捕捉電荷。
非易失半導體存儲器的一個有吸引力的特性是保存模擬數據的能力。這使得在單個存儲單元中能存儲多位數據。當電荷被加到存儲單元的浮動柵極時，存儲單元的閾電壓Vt增加，存儲單元漏極電流ID(“單元電流”)減小。存儲單元閾電壓Vt與存儲單元漏極電流ID有關，因而ID正比于Gm×(VG-Vt) 對于VD＞VG-Vt (式1)式中Gm是存儲單元的跨導；VG是存儲單元的柵極電壓；VD是存儲單元的漏極電壓；以及Vt是存儲單元的閾電壓。
對于存儲多位數據的存儲單元，每一個可能的位模式代表一個狀態(tài)。實際上，該單元存儲著基S數據，其中S是該單元能夠存儲的狀態(tài)數。位模式通過對一個或多個單元的狀態(tài)數據譯碼得到。例如，對于存儲兩位數據的存儲單元，有四個位模式00、01、10和11。這些位模式的每一個用一個狀態(tài)表示。由特定的位模式表示的特定的狀態(tài)取決于所使用的編碼型式(例如，葛萊(Gray)編碼或二進制的)。編碼型式通常不影響編程的方法。
狀態(tài)可以用各種各樣的方式來定義。它們可以根據閾電壓Vt的范圍、漏極電流ID的范圍或者電荷的范圍來定義。


圖1示出一個閃速存儲器陣列100的一個常規(guī)部分，該陣列包括在字線138和140與位線146和148的交點處形成的閃速存儲單元112、114、116和118。每個閃速存儲單元包括一個選擇柵極和一個浮動柵極。例如，閃速存儲單元112包括控制柵極144和浮動柵極142。閃速存儲單元112和114的控制柵極，連接到字線138，閃速存儲單元116和118的控制柵極連接到字線140。閃速存儲單元112和116的一個端點或電極連接到位線146，以及另一個端點或電極連接到連接源電壓VPS的公共源極線150。類似地，閃速存儲單元114和118的一端或電極連接到位線148，以及另一端點或電極連接到公共源極線150。
字線138和140也稱為X線或行線，因為每根字線連接到一個X譯碼器電路，將電路在字線138和140上提供必需的電壓，以便讀出、擦除或編程數據進入閃速存儲單元112、114、116和118。同樣，位線146和148也稱為Y線或列線，因為每根位線連接到一個Y譯碼器電路和電壓產生電路，其在位線146和148上提供必需的電壓VPP，以便讀出、擦除或編程數據進入閃速存儲單元112、114、116和118。
位線、字線和公共源極線合在一起，提供了給存儲單元施加為編程、擦除和讀出陣列100內的存儲單元所必需的電壓的一種手段。存儲單元112、114、116和118可以采用Fowler-Nordheim隧道通過在字線138和140上施加近似零伏，讓位線146和148浮動以及在公共源位線上設置VPS于近似12伏來擦除。在這個組態(tài)中，存儲單元的整個陣列可以立即擦除。另一方面，存儲單元的整個陣列可以采用負柵極擦除來擦除，也就是說設置VPS于約5-6伏同時在字線146和148上施加約-8至-10伏。存儲單元112、114、116和118可以通過在字線138和140上施加約1至7伏，在位線146和148上施加約1伏至VPP，以及讓公共源極線150接地來讀出。
存儲單元112、114、116和118可以經由熱電子注入通過分別在位線146或148上施加VPP即比VPS高約4-7伏以及施加一個電壓至字線138或140即該電壓足以改變所存儲的電荷數目和存儲單元被編程的閾電壓來編程。一般地，在一行單元中的一個或多個閃速存儲單元同時被編程，而其它行的存儲單元被取消選擇。
通常，閃速存儲單元的編程時間與編程期間施加到存儲單元的漏極和源極編程電壓之間的差成反比變化。圖2示出當源極編程電壓VS為約零伏時編程期間閃速存儲單元的閾電壓Vt相對于編程時間以及施加至存儲單元的編程漏極電壓VD之間的關系。
在圖2中，曲線223描述當漏極編程電壓VD為約6伏以及源極編程電壓VS為約零伏時閾電壓與閃速存儲單元的編程時間之間的關系。曲線224描述當編程漏極電壓為約5伏以及源極編程電壓VS為約零伏時閾電壓與閃速存儲單元的編程時間之間的關系。如圖2所示，如果編程漏極電壓與源極編程電壓之間的差相對地越大，那么到達相同閾電壓的閃速存儲單元的編程時間相應地越短。
圖1示出位線146和148以及源極線150每根都具有由于建造位線所使用的材料(如各種類型的金屬或摻雜硅或多晶硅)的固有電氣和物理特性引起的對稱電阻。例如，位線146有電阻120和122，位線148有電阻124和126，以及公共源極線150有電阻128、130、132、134和136。位線電阻和源極線電阻的值是存儲器陣列100內閃速存儲單元位置的函數，因而是對稱的。實際線的電阻取決于線的幾何形狀，通?？梢杂孟旅娴氖阶觼肀硎綬＝P×(L/A) (式2)式中R是線的電阻；P是制作線所用材料的電阻率；L是線的長度，A是線的橫截面積。如式2可見，當線的長度增加時，線的電阻通常增大。因此，一個閃速存儲器端點的位置離一個電壓源(即VPS或VPP)越遠，電阻數值越大，同時與由電壓源供給的電壓的偏差越大。
例如，如果在閃速存儲單元116編程期間VPS置于零伏，那么電阻136、134和130每個兩端的零伏會增大。在存儲單元116源極上可能實際呈現作為源極編程電壓VS的電壓則是一個比零伏高的電壓。同樣地，一個編程電壓VPP可能開始在位線146頂端為6伏，但在電阻120和122的每一個上將經歷壓降，因而漏極編程電壓VD將小于6伏。這樣一來，相對于編程差值電壓VPP-VPS，實際編程差值電壓VD-VS可能大大變小，因而將存儲單元116編程到一個預定狀態(tài)所要求的時間將增加。因此，編程電壓源VPP與VPS相差較大的閃速存儲單元的編程時間周期與編程電壓源VPP與VPS比較接近的閃速存儲單元的編程時間周期相比一般要求長一些。
位線電阻和源極線電阻也可能使指定要編程到相同狀態(tài)的存儲單元在一給定編程時間內被編程到不同的狀態(tài)。例如，位于靠近電壓源VPP和VPS的存儲單元118可能呈現接近于VPP和VPS的VD和VS電壓，同時在一給定編程時間內被編程到一個特定狀態(tài)。相反，位于離電壓源VPP和VPS較遠的存儲單元116可能呈現大大遠離VPP和VPS的VD和VS電壓，因而存儲單元116在相同的編程時間內被編程到一個不同的狀態(tài)。這樣一來，就存在由于閃速存儲器陣列100內閃速存儲單元的位置所造成的某種程度的編程易變性。
對稱源極線電阻也使源極編程電壓VS相對于在一個任意給定時間內同時被編程的閃速存儲單元的數目而變化。因為在一個閃速存儲器的給定塊中每個閃速存儲單元的源極端點被連接到公共源極線150，所以流經公共源極線150的電流將根據同時被編程的閃速存儲單元的數目而變化。當在公共源極線150中電流變化時，連接到每個閃速存儲單元源極的電壓也將變化。通常，當被同時編程的單元越多，則VS增加。因此，連接到每個閃速存儲單元的源極編程電壓VS也取決于為閃速存儲設備所提供的數據模式。
為消除位線電阻或源極線電阻的負面影響，已提出了一些技術。一種技術通過在閃速存儲器陣列內使用低電阻金屬線作為源極條來減小源極線電阻。這一技術仍導致根據所選存儲單元相對于源極條的位置而產生施加于閃速存儲單元的不同源極電壓。
在美國專利NO.5,420,370中公開的另一個技術在逐個設備(device-by-device)基礎上調整施加到位線頂端的漏極編程電壓源，以補償由于逐個設備在存儲單元的通道長度方面的不一改性引起的閃速存儲單元編程能力的變化。這個技術不改變編程電壓源來補償位線電阻或源極線電阻。
還有另一個技術通過提供一個漏極編程電壓至閃速存儲單元的上半塊，另一個漏極編程電壓至閃速存儲單元的下半塊來補償位線電阻。這個技術不補償源極線電阻或數據模式依賴性。
發(fā)明概述描述一種非易失存儲設備和設置編程電壓的方法。對于一個實施例，非易失存儲設備包括一根位線、一根源極線和一個具有連接至位線的一個漏極，連接至源極線的一個源極，一個控制柵極和一個浮動柵極的非易失存儲單元。非易失存儲設備也包括一個源極電壓發(fā)生電路，其連接至源極并在編程非易失存儲單元時產生一源極線電壓。源極電壓發(fā)生電路根據在存儲器陣列中非易失存儲單元的位置改變源極線電壓。非易失存儲設備也包括一個漏極電壓發(fā)生器電路，其連接至位線并在編程非易失存儲單元時產生一位線電壓。漏極電壓發(fā)生器電路根據在存儲器陣列中非易失存儲單元的位置改變位線電壓。
本發(fā)明的其它性能和優(yōu)點根據附圖并根據下面的詳細描述將顯而易見。
附圖簡單說明本發(fā)明的性能和優(yōu)點通過舉例方式來闡明，并且不限制在附圖的圖中，在附圖中相同的標記說明相似的元件。這些附圖為圖1是包括位線電阻和源極線電阻的現有技術之閃速存儲器陣列；圖2是一個電壓-時間關系圖，其說明閃速存儲單元的閾電壓相對于編程時間的關系，以及漏極編程電壓隨一固定源極編程電壓而變化；圖3是包括一個漏極電壓發(fā)生電路和一個源極電壓發(fā)生電路的閃速存儲設備的方塊圖；圖4是分成存儲塊的閃速存儲器的一個實施例的方塊圖；圖5是包括一個地址譯碼器、一個數據模式監(jiān)視器、一個漏極電壓發(fā)生電路、一個源極電壓發(fā)生電路、一個閃速存儲單元、一個位線電阻以及一個源極線電阻的圖3的閃速存儲設備的一個實施例的方塊圖；圖6是圖3的漏極電壓發(fā)生器的一個實施例的方塊圖；圖7是圖3的源極電壓發(fā)生器的一個實施例的方塊圖；圖8是連接至測試系統的圖3的閃速存儲設備的方塊圖；以及圖9是一個流程圖，其示出設備表征和調整圖3的漏極電壓發(fā)生器和/或源極電壓發(fā)生器的一個實施例。
詳細說明描述設置閃速存儲單元的源極和漏極編程電壓的一種方法和設備。下面所述的實施例是用于調整位線電壓或源極線電壓以補償在閃速存儲器陣列中存在的對稱位線電阻和源極線電阻，從而在整個存儲器陣列中保持每個閃速存儲單元的漏極與源極編程電壓之差大體上相同。補償位線電阻和源極線電阻的目的是為了有助于提高對閃速存儲單元的編程速度，有助于減少可能使不同位置的存儲單元在其它技術中令編程到不同值的編程易變性，同時有助于減小由同時編程不止一個閃速存儲單元所引起的編程易變性。
正如下面將更詳細描述的那樣，本發(fā)明的一個實施例包括一個非易失存儲設備，它有一個非易失存儲器陣列、一個控制電路、一個源極電壓發(fā)生器和一個漏極電壓發(fā)生器。存儲器陣列包括如圖1所示那樣排列的閃速存儲單元，其在漏極電壓發(fā)生器和源極電壓發(fā)生器之間具有位線電阻和源極線電阻?？刂齐娐方邮赵陉嚵兄斜痪幊痰囊粋€閃速存儲單元的地址。控制電路將該地址譯碼并將該閃速存儲單元的地址通知源極電壓發(fā)生器電路和漏極電壓發(fā)生器。按照所選閃速存儲單元的地址，源極電壓發(fā)生器產生一個用于補償在源極電壓發(fā)生器與所選閃速存儲單元的源極之間的源極線電阻的源極線電壓。同樣地，按照所選閃速存儲單元的地址，漏極電壓發(fā)生器產生一個用于補償在漏極電壓發(fā)生器與所選閃速存儲單元之間的位線電阻的位線電壓。因此，不管存儲單元在閃速存儲器陣列中的位置如何，一個大體上恒定的漏極-源極編程電壓之差(VDS)可以被施加到所選存儲單元上，從而導致大體上相同的編程速度并減小編程易變性。
圖3示出可以實施本發(fā)明的實施例的非易失存儲設備300。下面所述的實施例也可以在包含DRAM陣列的易失存儲器陣列中實施，其中DRAM陣列包含可以存儲多信息狀態(tài)的存儲單元。
存儲設備300包括命令接口302、控制電路304、漏極電壓發(fā)生器308、源極電壓發(fā)生器312、Y譯碼器316，X譯碼器318、Y選通和讀出放大器320和存儲器陣列322。對于一個實施例，所有的閃速存儲設備300的電路都位于單一基片上。
存儲器陣列322包括如圖1所示的那樣按行和列排列的非易失存儲單元。非易失存儲單元在地址上存儲數據。非易失存儲單元的閾電壓在編程期間可以改變，因此可以存儲模擬電壓電平。對于一個實施例，在存儲器陣列322中每個存儲單元同時存儲數據的單個位。對于另一個實施例，在存儲器陣列322中每個存儲單元同時存儲數據的多個位。如上所述除了施加到所選存儲單元的源極和漏極端點上的編程電壓如這里描述的那樣產生外。在存儲器陣列322中的存儲單元可以被編程、擦除或讀出。
存儲器陣列322可以有一個存儲器陣列，或者它可以有存儲單元塊。每塊存儲單元可以獨立地被編址。例如，一個地址信號線可以指示其中含有所選閃速存儲單元的存儲塊，而地址信號線的平衡可以指示在所選存儲塊內所選存儲單元的位置。
對于存儲設備300的一個實施例，控制引擎304控制在存儲器陣列322中一個或多個所選存儲單元的編程。對于一個實施例，控制引擎304包括一個由微碼控制的處理器。對于另一個實施例，控制引擎304是一個狀態(tài)機或邏輯電路，其實現用于編程存儲器陣列322中的存儲單元的各種各樣的功能。
控制引擎304經由X譯碼器318、Y譯碼器316、Y選通和讀出放大器320。漏極電壓發(fā)生器308和源極電壓發(fā)生器312的控制管理存儲器陣列322?？刂齐娐?04可以包括一個地址鎖存器，用于鎖存從外部電路加到地址總線326并經由總線336供給Y譯碼器316和X譯碼器318的地址。控制電路304也可以包括數據緩沖器，其經由總線334連接到Y選通和讀出放大器320。Y選通和讀出放大器320和324可以緩沖從存儲器陣列322中讀出的數據或被編程進入存儲器陣列322中的數據。
用戶的用于讀出、擦除和編程命令經由命令接口302通知控制電路304。外部用戶發(fā)布的命令經由控制信號至命令接口302，控制信號包括輸出允許OEB、片選CEB和寫入允許WEB。也可以采用其它控制信號。命令接口302接收電源電壓VCC、地VSS和編程/擦除電壓VPP。VCC和VSS可以連接到閃速存儲設備300中的每個電路。對于一個實施例，VCC為約3-6伏。VPP可以內部產生或外部從閃速存儲設備300提供。在對存儲器陣列322中所選閃速存儲單元編程期間，VPP可以處于從約5至13伏范圍。
閃速存儲設備300可以被連接至微處理器或任何其它類型的控制者設備或邏輯(可程控的或其它別的)，它們可以產生供閃速存儲設備300用的控制、地址和/或數據信號。閃速存儲設備300可以被用于任何種類的計算機或數據處理系統。一個內部可以使用閃速存儲設備300的計算機系統可以是個人計算機、筆記本計算機、膝上型計算機、個人助理/通訊機、微型計算機、工作站、大型計算機、多處理器計算機或任何其它類型的計算機系統。此外，一個可以使用閃速存儲設備300的系統可以是打印機系統、蜂窩電話系統、數字式應答系統、數字照相機或任何其他數據存儲系統。
在存儲器陣列322中被編程的存儲單元根據在總線326上供給控制電路304的地址來選擇?？刂齐娐?04把所選閃速存儲單元的地址經由總線336通知Y譯碼器316和X譯碼器318。被編程進入一個或多個所選存儲單元的數據模式可以提供在數據總線324上并由控制電路304經由總線334供給Y選通和讀出放大器320。
從存儲器陣列322讀出的數據經由總線342被連接到Y選通和讀出放大器320并由控制電路304傳送到數據總線324。另一方面，從存儲器陣列322讀出的數據可以不經控制電路304傳送而在控制電路304的控制下由電路輸出為數據總線324。Y選通和讀出放大器320可以使用一個參考單元陣列(未示出)或用其它方法確定它上面呈現的數據的狀態(tài)?？梢杂糜诖_定從存儲器陣列62中讀出的數據的狀態(tài)的電路的一個例子被揭示在已公布的PCT申請PCT/US 95/06230中，國際公布號WO95/23074，公布日期1995年12月14日，題目為“SENSING SCHEMES FORFLASH MEMORY WITH MOLTILEVEL CELLS”?？梢杂糜诖_定從存儲器陣列62中讀出的數據的狀態(tài)的電路的另一個例子被揭示在美國專利No.5,539,690中，題目為“WRITE VERIFY SCHEMES FOR FLASH MEMORY WITHMOLTILEVEL CELLS”?？梢杂糜诖_定從存儲器陣列62中讀出的數據的狀態(tài)的還有一個例子被揭示在美國專利No.5,497,354中，題目為“BITMAP ADDRESSING SCHEMES FOR FLASH MEMORY”。
閃速存儲設備300也包括經由總線330連接到控制電路304的漏極電壓發(fā)生器308。按照在存儲器陣列322中一個或多個所選存儲單元的位置，漏極電壓發(fā)生器308產生一個或多個位線電壓，該電壓已被調整以補償與所選存儲單元有關的位線電阻。漏極電壓發(fā)生器308也可以接收編程電壓VPP。
同樣地，閃速存儲設備300包括經由總線346連接到控制電路304的源極電壓發(fā)生器312。按照在存儲器陣列322中所選存儲單元的位置，源極電壓發(fā)生器312產生一個源極線電壓，該電壓已被調整以補償與所選存儲單元有關的源極線電阻。源極電壓發(fā)生器312也可以接收編程電壓VPP。
對于另一個實施例，在閃速存儲設備300中僅要求漏極電壓發(fā)生器308。對于這個實施例，漏極電壓發(fā)生器308調整連接到所選存儲單元的位線上的位線電壓，以補償該位線的位線電阻和連接到所選存儲單元的源極線上的源極線電阻。漏極電壓發(fā)生器308也可以調整位線電壓以補償數據模式依賴性，即由于同時對不止一個所選存儲單元編程所引起的所選存儲單元的源極端點上的源極電壓的變化。
對于還有一個實施例，在閃速存儲設備300中僅要求源極電壓發(fā)生器312。源極電壓發(fā)生器312調整連接到所選存儲單元的公共源極線上的源極線電壓，以補償該公共源極線的源極線電阻和連接到所選存儲單元的位線上的位線電阻。源極電壓發(fā)生器312也可以調整源極線電壓以補償數據模式依賴性，即由于同時對不止一個所選存儲單元的源極端點上的源極電壓的變化。
在運作中，控制電路304接收所選的被編程的存儲單元之地址并將該地址經由總線330傳送至漏極電壓發(fā)生器308和經由總線346至源極電壓發(fā)生器。對于一個實施例，總線330和346可以是相同的總線。對于另一個實施例，總線330和346可以是總線336。
在接收到所選存儲單元的地址以后，漏極電壓發(fā)生器308為所選存儲單元產生適當的位線電壓。漏極電壓發(fā)生器308可以是狀態(tài)機、控制邏輯或其它類型的智能電路，能精確計算和產生一個被調整的位線電壓以補償與連接至所選存儲單元的位線有關的位線電阻。漏極電壓發(fā)生器308也可以包括可尋址的存儲器，其存儲表示相應于所選存儲單元的位置之位線電壓的值。
通常，在沒有補償情況下，在對所選存儲單元編程時，由漏極電壓發(fā)生器308產生的正常位線電壓為約4-7伏。如果所選存儲單元位于靠近漏極電壓發(fā)生器308(即靠近存儲器陣列322上部)，那么漏極電壓發(fā)生器308可能產生一個僅增加一小的數目(例如10-150毫伏)到編程期間正常位線電壓上的位線電壓。如果所選存儲單元位于遠離漏極電壓發(fā)生器(即靠近存儲器陣列322下部)，那么漏極電壓發(fā)生器308可能產生一個增加一較大數目(例如200毫伏至2伏)到編程期間正常位線電壓上的位線電壓。
同樣地，在接收到所選存儲單元的地址以后，源極電壓發(fā)生器312為所選存儲單元產生適當的源極線電壓。源極電壓發(fā)生器312可以是狀態(tài)機、控制邏輯或其它類型的智能電路，能精確計算和產生一個被調整的源極線電壓以補償與連接至所選存儲單元的源極線有關的源極線電阻。源極電壓發(fā)生器312也可以包括可尋址存儲器，其存儲表示相應于按照所選存儲單元的位置之源極線電壓的值。
通常，在沒有補償情況下，在對所選存儲單元編程時，由源極電壓發(fā)生器312產生的正常源極線電壓為約零伏。對于一個實施例，當所選存儲單元位于靠近源極電壓發(fā)生器312或源極電壓條時源極電壓發(fā)生器312可能產生一個較之當所選存儲單元位于遠離源極電壓發(fā)生器312或源極條時較大的正源極線電壓(例如10毫伏至2伏)。
對于另一個實施例，在沒有補償情況下，在對所選存儲單元編程時，由源極電壓發(fā)生器312產生的正常源極線電壓為一負電壓。對于這個實施例，當所選存儲單元位于遠離源極電壓發(fā)生器312或源極電壓條時源極電壓發(fā)生器312可能產生一個較之當所選存儲單元位于靠近源極電壓發(fā)生器312或源極條時較小的負電壓、近似零伏或一個正電壓。對于一個實施例，所選存儲單元可以用它自己的可能是負偏置的阱來制造。
如在本行業(yè)中通常所知，位線電阻和源極線電阻可以在閃速存儲設備300制造之前在已知用于制作位線和源極線的材料、位線和源極線的幾何形狀以及連接到位線和源極線的其它電路元件的影響的情況下被計算(例如使用上面的式2)或模擬出來。
另外，源極電壓發(fā)生器312可以接收從總線324供給控制電路304的一個數據模式。數據模式可以經由總線346或經由另一根總線(未示出)供給源極電壓發(fā)生器312。如前所述，數據模式可以指出，不止一個存儲單元可能被選擇同時編程，使得在所選存儲單元的端點上源極編程電壓由于公共源極線的源極電阻引起更多的偏離。源極電壓發(fā)生器312可以進一步調整源極線電壓，以補償這一更多的偏離，從而使在每個所選存儲單元的源極端點上接收的源極編程電壓可以在一可接受的范圍之內，以使得適當的狀態(tài)在一給定編程時間內被編程進入每個所選存儲單元中。如同位線電阻和源極線電阻一樣，多個存儲單元同時編程的影響可以在存儲設備300制造之前被計算或模擬出來。
如果存儲器陣列322具有單獨可尋址的閃速存儲器塊，那么在漏極電壓發(fā)生器和存儲塊以及源極電壓發(fā)生器和存儲塊之間可能還存在位線電阻和源極線電阻。圖4示出的存儲器陣列400是存儲器陣列322的一個實施例，具有四個單獨可尋址的存儲塊402-405。如在圖4中所示，對于一給定的位線406，存在許多位線電阻407-414，對于源極線415，存在許多源極線電阻416-423。漏極電壓發(fā)生器308也可以調整施加到位線406上的位線電壓，以補償在漏極電壓發(fā)生器308與其中包含所選存儲單元的所選存儲塊之間存在的位線電阻。同樣地，源極電壓發(fā)生器312也可以調整施加到源極線415上的源極線電壓，以補償在源極電壓發(fā)生器312與其中包含所選存儲單元的所選存儲塊之間存在的源極線電阻。
一旦漏極電壓發(fā)生器308和源極電壓發(fā)生器312已分別確定施加到位線和源極線上的適當的位線電壓和源極線電壓時，所選存儲單元就可以采用各種已知編程方法來編程。對于一個實施例，一次編程一個存儲單元。對于另一個實施例，同時編程不止一個所選存儲單元?？梢员徊捎玫囊粋€編程方法被揭示在美國專利No.5,440,505中，題目是“METHODAND CIRCUITRY FOR STORING DISCRETE A MOUNTS OF CHARGE IN A SINGLEMEMORY ELEMENT”。
通過調整位線電壓以補償在位線上由于位線電阻引起的電壓降以及調整源極線電壓以補償在源極線上由于源極線電阻引起的電壓增加，在存儲器陣列322中每個所選存儲單元的端點上的實際漏極與源極電壓(VDS)可以在整個存儲器陣列中被控制為大體上不變或相同。這可以大大減小或消除由于在存儲器陣列中所選存儲單元的位置不同造成的編程速度的損失。這也可以減小或消除基于所選存儲單元的位置不同或等于數據依賴性引起的編程易變性。
圖5示出的存儲設備500是來自存儲設備300的特定性能的一個實施例，其編程所選存儲單元514。所選存儲單元514是圖3的閃速存儲器陣列322中的一個存儲單元。存儲設備500包括控制電路504、漏極電壓發(fā)生器508和源極電壓發(fā)生器512，它們分別以與圖3的控制電路304、漏極電壓發(fā)生器308、源極電壓發(fā)生器312相類似的方式工作。
控制電路504包括地址譯碼器506和數據模式監(jiān)視器508。地址譯碼器506譯碼所選存儲單元514的一個地址并將已譯碼地址經由總線520提供給漏極電壓發(fā)生器508和源極電壓發(fā)生器512。由地址譯碼器506輸出的已譯碼地址可以指示所選存儲單元514所位于的存儲塊，所選存儲單元514的行位置和(或)所選存儲單元514的列位置。
根據從地址譯碼器506接收的已譯碼地址，漏極電壓發(fā)生器508在線522上產生HHVPW。HHVPW被連接到n-溝道MOSFET晶體管510的柵極。晶體管510與譯碼n溝道MOSFET晶體管512和所選閃速存儲單元514串聯連接。晶體管510的漏極被連接到編程/擦除電壓VPP，晶體管510的源極被連接到譯碼器晶體管512的漏極。對于一個實施例，VPP為約9伏。HHVPW是一編程電壓，它由漏極電壓發(fā)生器508產生，從而在位線524上產生一個位線電壓VBL。VBL比HHVPW大約低一個閾電壓。對于一個實施例，晶體管510的閎電壓可以為約2-4伏。對于其它實施例，晶體管510的閾電壓可以為約0.5-2伏。
漏極電壓發(fā)生器508將根據所選存儲單元514的位置改變HHVPW的值，以補償位線電阻516。對于另一個實施例，HHVPW也補償源極線電阻518。
譯碼晶體管512是一個任選的晶體管，它接收來自圖3的Y選通和讀出放大器320的柵極電壓VDC。晶體管512的漏極連接到晶體管510的源極，譯碼晶體管512的源極連接到所選存儲單元514的漏極。當VDC為低時，VBL不連接到所選存儲單元514的漏極。當VDC為高時，譯碼晶體管512將VBL連接到所選存儲單元514的漏極。VBL將在位線電阻516上形成壓降，并將在所選存儲單元514的漏極端點上形成一個漏極編程電壓VD。位線電阻516的值是在存儲器陣列322內所選存儲單元的位置的函數，同時如前所述，可以計算和模擬出來。對于另一個實施例，譯碼晶體管512可以隨晶體管510改變位置。對于還有一個實施例，譯碼晶體管512沒有要求。
源極電壓發(fā)生器512也從控制電路504經由總線520接收所選存儲單元514的已譯碼地址。根據該已譯碼地址，源極電壓發(fā)生器512在線526上產生一個源極線電壓VPS。源極線電壓526補償源極線電阻518，從而一個源極編程電壓VS被連接到所選存儲單元514的源極端點。源極線電阻518的值作為存儲器陣列322內所選存儲單元514的位置的函數而變化。所選存儲單元514還包括一個柵極端點，它接收可能由X譯碼器318提供的字線電壓VML。
控制電路504也包括數據模式監(jiān)視器508，它解釋在數據總線326上的數據模式。根據一給定的數據模式，數據模式監(jiān)視器508可以確定同時被編程的所選存儲單元的數目。對于一個實施例，數據模式監(jiān)視器508是一個對總線326上數據模式中高位或低位數目進行計數的計數器。
數據模式監(jiān)視器508將同時被編程的所選存儲單元的數目的讀數經由總線528傳送到源極電壓發(fā)生器512。如前所述，已給出在存儲器的塊中每個所選存儲單元有連接至公共源極線的各自的源極端點，故同時編程不止一個所選存儲單元將增加由每個存儲單元接收的源極編程電壓VS的易變性。因此，源極電壓發(fā)生器512除了監(jiān)視每個所選存儲單元的位置并據此產生一個源極線電壓VPS外，還可以監(jiān)視同時被編程的所選存儲單元的數目。
通常，當同時被編程的所選存儲單元的數目增加時，源極編程電壓VS將增加。因此，當被編程的所選存儲單元的數目增加時，源極電壓發(fā)生器512降低源極線電壓VPS以補償或抵消VS的增加。
在HHVPW和位線電壓VBL補償位線電阻516，和源極線電壓VPS補償源極線電阻518情況下，所選存儲單元514上的漏極至源極電壓VDS可以被保持以使編程所選存儲單元514所要求的時間不會由于位線電阻516和源極線電阻518而增加。此外，數據依賴性的影響可以忽略。
對于一個實施例，僅要求漏極電壓發(fā)生器508，數據模式監(jiān)視器508將被編程的所選存儲單元的數目傳送到漏極電壓發(fā)生器508。HHVPW和位線電壓VBL則可以根據所選存儲單元的地址或同時被編程的所選存儲單元的數目兩者來調整。
對于另一個實施例，所選存儲單元514的地址可以直接連接到漏極電壓發(fā)生器508和源極電壓發(fā)生器512，而毋需由地址譯碼器506譯碼。對于還有一個實施例，每個漏極電壓發(fā)生器508和源極電壓發(fā)生器512可以包括一個地址譯碼器和/或一個數據模式監(jiān)視器。
圖6示出漏極電壓發(fā)生器600，這是圖5的漏極電壓發(fā)生器508的一個實施例。漏極電壓發(fā)生器600包括塊偏置存儲器602和位置偏置存儲器604，每個經由總線520接收被編程的所選存儲單元的地址。每個塊偏置存儲器602和位置偏置存儲器604可以是非易失存儲器如閃速存儲單元、EPROM單元、ROM單元或EEPROM單元，或包括易失存儲器在內的其它類型的存儲器。
塊偏置存儲器602譯碼所選存儲單元的塊地址，并保存指示來自正常編程電壓(例如6伏)的一個第一偏置電壓的值，以補償在存儲器的塊之間存在的位線電阻。塊偏置存儲器602將表示第一偏置電壓的一個值經由總線610供給到電壓發(fā)生器608。對于一個實施例，塊偏置存儲器602保存表示在由總線520上供給的地址訪問的地址上的第一偏置電壓的值。對于另一個實施例，塊偏置存儲器602保存一個根據在總線520上所接收的地址計算第一偏置電壓的程序。
位置偏置存儲器604譯碼在所選存儲器的塊內的所選存儲單元的地址并保存表示來自正常編程電壓的一個第二偏置電壓的值。位置偏置存儲器604將表示第二偏置電壓的一個值經由總線612供給電壓發(fā)生器608。第二偏置電壓補償連接到一特定位線(例如位線電阻516)的所選存儲單元存在的位線電阻。對于一個實施例，位置偏置存儲器604保存表示在由總線520上供給的地址訪問的地址上的第二偏置電壓的值。對于另一個實施例，位置偏置存儲器604保存一個根據在總線520上所接收的地址計算第二偏置電壓的程序。
電壓發(fā)生器608接收來自塊偏置存儲器602和位置偏置存儲器604的值并產生HHVPW。
圖7示出源極電壓發(fā)生器700，這是圖5的源極電壓發(fā)生器512的一個實施例。源極電壓發(fā)生器700包括塊偏置存儲器702、位置偏置存儲器704和電壓發(fā)生器708，它們互相連接在一起并分別以如圖6的塊偏置存儲器602、位置偏置存儲器604和電壓發(fā)生器608相同的方式工作。源極電壓發(fā)生器700也包括數據模式偏置存儲器706。數據模式偏置存儲器706可以是非易失存儲器如閃速存儲單元、EPROM單元、ROM單元或EEPROM單元，或包括易失存儲器在內的其它類型的存儲器。
根據經由總線528從數據模式監(jiān)視器508所接收的一個數據值，數據模式偏置存儲器在總線714上輸出一個與同時被編程的所選存儲單元的數目相對應的偏置電壓相應的值。對于一個實施例，數據模式偏置存儲器706保存表示在由總線528上由該數據值訪問的地址上的偏置電壓的值。對于另一個實施例，數據模式偏置存儲器706保存一個根據在總線528上所接收的地址計算偏置電壓的程序。
電壓發(fā)生器708接收來自塊偏置存儲器702，位置偏置存儲器704和數據模式偏置存儲器706的值并產生源極線電壓VPS，其補償在存儲塊之間的源極線電阻、在存儲塊內的源極線電阻以及同時被編程的所選存儲單元的數目。
如前所述，位線電阻和源極線電阻可以在存儲設備300制造之前被模擬或計算出來。對于圖6和7的實施例，值則可以被保存在塊偏置存儲器602和702、位置偏置存儲器604和704以及數據模式偏置存儲器706中以產生HHVPW或VPS。對于另一個實施例，漏極電壓發(fā)生器308和源極電壓發(fā)生器312可以被表征和調整以使HHVPW和VPS充分補償位線電阻和源極線電阻。對于一個實施例，塊偏置存儲器602和702、位置偏置存儲器604和704以及數據模式偏置存儲器706是可編程存儲器，其可以根據由在一給定編程時間編程所選存儲單元所產生的狀態(tài)的特性來更新以保存新的值。
圖8示出連接到閃速存儲設備300的測試系統802。對于一個實施例，測試系統802是一個控制測試系統的計算機，其經由地址總線326、數據總線324和控制總線804發(fā)送適當的編程、擦除和讀出命令到閃速存儲設備300?？刂瓶偩€804可以包括控制信號OEB、WEB和CEB，以及其它控制信號，測試系統802也可以將VPP供給閃速存儲設備300。
測試系統802可以控制確定所選存儲單元是否在預定編程時間內被編程到預定狀態(tài)的進程。如果所選存儲單元在預定編程時間內沒有被編程到預定狀態(tài)，那么位線電壓可以通過調整由漏極電壓發(fā)生器308產生的HHPVW來增加，源極線電壓可以通過調整由源極電壓發(fā)生器312產生的VPS來降低，或無論HHVPW或是VPS兩者可以都被調整。新的值則可以被保存在對應于新的HHVPW或新的VPS值的漏極電壓發(fā)生器或源極電壓發(fā)生器的塊偏置存儲器、位置偏置存儲器，或數據模式偏置存儲器中。另一方面，由漏極電壓發(fā)生器308或源極電壓發(fā)生器312分別使用以計算HHVPW或VPS的軟件程序可以據此來調整。
圖9示出可以由測試系統802實現的一個方法。進程在步驟900開始。在步驟902，為編程選擇一個存儲單元，并將所選存儲單元的地址提供到閃速存儲設備300。在步驟904，設置一個編程時間，以使被選存儲單元應在該編程時間內被編程到一個預定的狀態(tài)。在步驟906，被選存儲單元按預定的編程時間被編程。在步驟908，通過讀出被選存儲單元的被編程到的狀態(tài)來檢驗該編程。
如果從所選存儲單元讀出的狀態(tài)如在步驟910上所確定的那樣是所希望的狀態(tài)，那么進程在步驟912結束。如果從所選存儲單元讀出的狀態(tài)不是所希望的狀態(tài)，那么所選存儲單元在預定編程時間內沒有編程到所希望的狀態(tài)。如果HHVPW和(或)VPS不能適當補償連接到所選存儲單元的位線電阻或源極線電阻，這就會發(fā)生。
在步驟914，測試系統802確定從所選存儲單元讀出的狀態(tài)是否小于所希望的狀態(tài)，該狀態(tài)表示被選存儲單元不能足夠快地被編程。如果是這種情況，則測試系統802可以通過分別調整保存在漏極電壓發(fā)生器308或源極電壓發(fā)生器312中的值或程序來增加HHVPW和(或)減小VPS。之后進程返回到步驟906并繼續(xù)直到所選存儲單元在預定編程時間內被編程到所希望的狀態(tài)為止。
如果測試系統802確定從被選存儲單元讀出的狀態(tài)大于所希望的狀態(tài)，那么所選存儲單元已被編程得太快，測試系統802可以通過分別調整保存在漏極電壓發(fā)生器308或源極電壓發(fā)生器312中的值或程序來減小HHVPW和/或增加VPS。進程則返回到步驟906并繼續(xù)直到所選存儲單元在預定編程時間內被編程到所希望的狀態(tài)為止。
對于另一個實施例，不要求外部測試系統802，控制電路304可以執(zhí)行在圖9中所示的所有步驟，以自調整閃速存儲設備300的漏極電壓發(fā)生器308和/或源極電壓發(fā)生器。
在前面的特性中，已通過本發(fā)明的特定的示范實施例來描述本發(fā)明。然而，十分明顯，如附加的權利要求中所陳述的，在不偏離本發(fā)明的較寬的精神和范圍情況下，可以進行各種改進和變化。因此，特性和附圖被認為是示例性的而不是限制性的。
權利要求
1.一個非易失存儲設備包括一個存儲器陣列，其包括一根位線、一根源極線和一個具有連接到位線的一個漏極、連接到源極線的一個源極、一個控制柵極和一個浮動柵極的非易失存儲單元；和一個源極電壓發(fā)生器電路，其連接到源極線并在編程非易失存儲單元時產生一個源極線電壓，其中源極電壓發(fā)生器電路根據在存儲器陣列中非易失存儲單元的位置改變源極線電壓。
2.權利要求1的非易失存儲設備，其中源極線在非易失存儲單元的源極與源極電壓發(fā)生器電路之間具有一個源極線電阻，位線在一位線電壓源與非易失存儲單元的漏極之間具有一個位線電阻，同時源極電壓發(fā)生器電路改變源極線電壓以補償源極線電阻和位線電阻。
3.權利要求1的非易失存儲設備，還包括一個漏極電壓發(fā)生器電路，其連接到位線并在編程非易失存儲單元時產生一個位線電壓，其中漏極電壓發(fā)生器電路根據在存儲器陣列中非易失存儲單元的位置改變位線電壓。
4.權利要求3的非易失存儲設備，其中源極線在非易失存儲單元的源極與源極電壓發(fā)生器電路之間具有一個源極線電阻，位線在一位線電壓與非易失存儲單元的漏極之間具有一個位線電阻，源極電壓發(fā)生器電路改變源極線電壓以補償源極線電阻、以及漏極電壓發(fā)生器電路改變位線電壓以補償位線電阻。
5.權利要求3的非易失存儲設備，還包括一個控制電路，其連接到源極電壓發(fā)生器電路和漏極電壓發(fā)生器電路，其中控制電路控制非易失存儲單元的編程。
6.權利要求5的非易失存儲設備，其中控制電路譯碼非易失存儲單元的地址以產生一個第一值和一個第二值，其中控制電路將第一值連接到源極電壓發(fā)生器電路，源極電壓發(fā)生器電路根據第一值產生源極線電壓，而其中控制電路將第二值連接至漏極電壓發(fā)生器電路，漏極電壓發(fā)生器電路根據第二值產生位線電壓。
7.權利要求1的非易失存儲設備，其中存儲器陣列包括許多位線和許多非易失存儲單元，每個具有連接到一根位線的一個漏極、連接到源極線的一個源極、一個控制柵極和一個浮動柵極，其中源極電壓發(fā)生器電路根據同時被編程的許多存儲單元的數目進一步改變源極線電壓。
8.權利要求1的非易失存儲設備，其中存儲器陣列包括許多非易失存儲塊，每個包括一根位線，其中非易失存儲單元被包括在所選的一個非易失存儲塊內，而其中源極電壓發(fā)生器電路根據一個所選的非易失存儲塊的地址和在所選非易失存儲塊中的非易失存儲單元的位置改變源極線電壓。
9.權利要求8的非易失存儲設備，還包括一個漏極電壓發(fā)生器電路，其連接到位線并在編程非易失存儲單元時產生一個位線電壓，其中漏極電壓發(fā)生器電路根據在所選非易失存儲塊中非易失存儲單元的位置改變位線電壓。
10.一個非易失存儲設備包括一個存儲器陣列，其包括一根位線、一根源極線和一個具有連接到位線的一個漏極、連接到源極線的一個源極、一個控制柵極和一個浮動柵極的非易失存儲單元；和一個漏極電壓發(fā)生器電路，其連接到位線并在編程非易失存儲單元時產生一個位線電壓，其中漏極電壓發(fā)生器電路根據在存儲器陣列中非易失存儲單元的位置改變位線電壓。
11.權利要求1的非易失存儲設備，其中源極線在非易失存儲單元的源極與源極電壓發(fā)生器電壓之間具有一個源極線電阻，位線在一位線電壓源與非易失存儲單元的漏極之間具有一個位線電阻，以及漏極電壓發(fā)生器電路改變位線電壓以補償源極線電阻和位線電阻。
12.一個非易失存儲設備包括一個存儲器陣列，其包括許多位線、一根源極線和許多非易失存儲單元，每個具有連接到其中一根位線的一個漏極、連接到源極線的一個源極、一個控制柵極和一個浮動柵極；和一個源極電壓發(fā)生器電路，其連接到源極線并在編程其中一個非易失存儲單元時產生一個源極線電壓，其中源極電壓發(fā)生器電路根據同時被編程的非易失存儲單元的數目改變源極線電壓。
13.一個非易失存儲設備包括一個存儲器陣列，其包括許多位線、一根源極線和許多非易失存儲單元，每個具有連接到其中一根位線的一個漏極、連接到源極線的一個源極、一個控制柵極和一個浮動柵極；和一個漏極電壓發(fā)生器電路，其連接到位線并在編程其中一個非易失存儲單元時產生一個位線電壓，其中漏極電壓發(fā)生器電路根據同時被編程的非易失存儲單元的數目改變位線電壓。
14.一個設置許多非易失存儲單元所選的其中一個的源極線電壓之方法，其中許多非易失存儲單元每個具有連接到存在一個位線電阻的一根位線的一個漏極和連接到存在一個源極線電阻的源極線的一個源極，該方法包括下列步驟譯碼所選非易失存儲單元的地址以生成一個已譯碼地址；和根據已譯碼地址，調整連接到源極線的源極線電壓，以補償位線電阻和源極線電阻。
15.權利要求14的方法，還包括確定與所選非易失存儲單元一起被編程的若干非易失存儲單元的步驟，其中調整步驟還根據與所選非易失存儲單元一起被編程的非易失存儲單元的數目調整所選非易失存儲單元的源極線電壓。
16.一個設置許多非易失存儲單元所選的其中一個的位線電壓之方法，其中許多非易失存儲單元每個具有連接到存在一個位線電阻的一根位線的一個漏極和連接到存在一個源極線電阻的源極線的一個源極，該方法包括下列步驟譯碼所選非易失存儲單元的地址以生成一個已譯碼地址；和根據已譯碼地址，調整連接到所選存儲單元的位線的位線電壓，以補償位線電阻和源極線電阻。
17.一個設置許多非易失存儲單元的所選的其中一個的源極線電壓和位線電壓之方法，其中許多非易失存儲單元每個具有連接到存在一個位線電阻的一根位線的一個漏極和連接到存在一個源極線電阻的源極線的一個源極，該方法包括下列步驟譯碼所選非易失存儲單元的地址以生成一個已譯碼地址；根據已譯碼地址，調整連接到源極線的源極線電壓，以補償源極線電阻；和根據已譯碼地址，調整連接到所選非易失存儲單元的位線的位線電壓，以補償源極線電阻。
18.權利要求17的方法，還包括確定與所選非易失存儲單元一起被編程的若干非易失存儲單元的步驟，其中調整源極線電壓的步驟還根據與所選非易失存儲單元一起被編程的非易失存儲單元的數目調整所選非易失存儲單元的源極線電壓。
全文摘要
一個非易失存儲設備(300)。對于一個實施例,非易失存儲設備(300)包括一根位線、一根源極線和一個具有連接到位線的一個漏極、連接到源極線的一個源極、一個控制柵極和一個浮動柵極的非易失存儲單元。非易失存儲設備(300)也包括一個源極電壓發(fā)生器電路(312),其連接到源極線并在編程非易失存儲單元時產生一個源極線電壓。源極電壓發(fā)生器電路(312)根據在存儲器陣列(322)中非易失存儲單元的位置改變源極線電壓。非易失存儲設備(300)也可以包括一個漏極電壓發(fā)生器電路(308),其連接到位線并在編程非易失存儲單元時產生一個位線電壓。漏極電壓發(fā)生器電路(308)根據在存儲器陣列(322)中非易失存儲單元的位置改變位線電壓。
文檔編號G11C16/06GK1251683SQ98803865
公開日2000年4月26日 申請日期1998年1月28日 優(yōu)先權日1997年3月31日
發(fā)明者S·N·基尼 申請人:英特爾公司