專利名稱：具有與電源無關(guān)的低功耗位線電壓箝位的存儲(chǔ)器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明一般地涉及易失性存儲(chǔ)器(即，EPROM、G2PROM、PLASH)，本發(fā)明尤其涉及用于位線的箝壓電路。
背景技術(shù)：
易失性存儲(chǔ)器，諸如EPROM、E2PROM、和PLASH，將浮柵晶體管用作存儲(chǔ)裝置元件。圖4示出對(duì)典型的現(xiàn)有技術(shù)的存儲(chǔ)裝置100的一般表示，它由一種通過行和列選擇線(RWO1-ROWn，COL1-COLm)尋址的存儲(chǔ)單元陣列110構(gòu)成。讀出放大器160通過將在讀出節(jié)點(diǎn)131檢測(cè)到的數(shù)據(jù)信號(hào)和由基準(zhǔn)單元1 50提供的基準(zhǔn)信號(hào)相比較，檢測(cè)選出的存儲(chǔ)單元的數(shù)據(jù)狀態(tài)。讀出放大器的第一輸入端161接收基準(zhǔn)單元150的基準(zhǔn)信號(hào)。在讀出放大器160的第二輸入端162檢測(cè)存儲(chǔ)單元數(shù)據(jù)。通過結(jié)合一負(fù)載電路132檢測(cè)數(shù)據(jù)，所述負(fù)載電路132通過偏置電路130與位線135隔離。電路130和132檢測(cè)在檢測(cè)節(jié)點(diǎn)133選出的存儲(chǔ)單元的數(shù)據(jù)狀態(tài)，并在讀出節(jié)點(diǎn)131產(chǎn)生偏置電位，該電位由讀出放大器160讀出。
通過對(duì)行和列選擇線加電選出存儲(chǔ)單元。選出的未被編程的存儲(chǔ)單元將是導(dǎo)電的，結(jié)果讀出節(jié)點(diǎn)131將被驅(qū)動(dòng)至接地，使讀出放大器160產(chǎn)生第一信號(hào)。相反地，選出的被編程的存儲(chǔ)單元將是不導(dǎo)電的，結(jié)果在讀出節(jié)點(diǎn)131處發(fā)生電荷的積累，導(dǎo)致一電勢(shì)，該電勢(shì)由讀出放大器檢測(cè)到，以產(chǎn)生第二輸出信號(hào)。
已知眾多負(fù)載電路132和偏置電路130的方案。例如圖5描述了一個(gè)負(fù)載和檢測(cè)電路的例子，這揭示在第4,799,195號(hào)美國專利申請(qǐng)中。顯示負(fù)載電路132’由N溝道MOS晶體管(NMOS)202構(gòu)成，該晶體管具有耦合到Vcc的漏極和柵極以及耦合到讀出節(jié)點(diǎn)131的源極。偏置電路130’由NMOS晶體管對(duì)210、212，一對(duì)反相器214、216，以及NMOS選通晶體管218構(gòu)成。每一個(gè)晶體管210、212都與其設(shè)置在Vcc和檢測(cè)節(jié)點(diǎn)133之間的漏極源極路徑耦合，以檢測(cè)選出的存儲(chǔ)單元110’的數(shù)據(jù)狀態(tài)。反相器214、216分別連接在選出的存儲(chǔ)單元和晶體管210和212的柵極之間。每一個(gè)反相器都將來自選出的存儲(chǔ)單元110’的信號(hào)反相，它們?cè)跈z測(cè)節(jié)點(diǎn)133被讀出。柵極晶體管218耦合在檢測(cè)節(jié)點(diǎn)和讀出節(jié)點(diǎn)131之間。
在圖6中，第4,916,665號(hào)美國專利申請(qǐng)中揭示的電路包括檢測(cè)電路130’和各種負(fù)載電路132a’-132c’。負(fù)載電路132a’包括NMOS器件，該器件具有耦合到Vcc的漏極和柵極以及耦合到讀出節(jié)點(diǎn)131的源極。另一方面，負(fù)載電路132b’包括P溝道(PMOS)器件，該器件具有耦合到Vcc的源極，耦合到地的柵極，和耦合到讀出節(jié)點(diǎn)131的漏極。負(fù)載電路132c’包括PMOS器件，其中Vcc耦合到源極和其襯底，柵極和漏極耦合到讀出節(jié)點(diǎn)131。檢測(cè)電路130’由具有耦合到檢測(cè)節(jié)點(diǎn)133的源極和接收Vcc的漏極的NMOS晶體管310構(gòu)成。柵極晶體管312被串聯(lián)地插入在檢測(cè)節(jié)點(diǎn)133和讀出節(jié)點(diǎn)131之間。晶體管310、312由恒定的電壓偏置，其中由晶體管鏈314、316和318構(gòu)成的偏置電路提供該電壓。
第5,197,028號(hào)美國專利申請(qǐng)揭示了負(fù)載和檢測(cè)電路132′、130′，如圖7中所示。檢測(cè)電路130′包括芯片啟用晶體管402、404。晶體管對(duì)406a、406b和408a、408b每一個(gè)都包括反相器。選通晶體管412連接在檢測(cè)節(jié)點(diǎn)133和讀出節(jié)點(diǎn)131之間。反相器輸入耦合到檢測(cè)節(jié)點(diǎn)。反相器406a、406b的輸出端耦合到NMOS晶體管410的柵極，而反相器408a、408b的輸出端耦合到選通晶體管412的柵極。PMOS負(fù)載晶體管414在其源極接收Vcc，并且在其漏極和柵極耦合到讀出節(jié)點(diǎn)131。
如圖8中所示，第5,559,737號(hào)美國專利中揭示了檢測(cè)電路130′，它具有在Vcc和檢測(cè)節(jié)點(diǎn)133之間耦合的NMOS位線充電晶體管502。NMOS選通晶體管504被耦合在檢測(cè)節(jié)點(diǎn)和讀出節(jié)點(diǎn)131之間。兩個(gè)晶體管通常都由示為偏置電路506的電路偏置。負(fù)載電路132′由PMOS晶體管508構(gòu)成。
非易失性存儲(chǔ)器的浮柵在長讀周期期間容易受到所謂“讀干擾”或軟件寫錯(cuò)誤的條件的影響。再來參照?qǐng)D4的一般示圖，假定已經(jīng)選出了存儲(chǔ)單元112，即ROW1選擇線加電到5伏特，COLm定為5伏特。如果在檢測(cè)節(jié)點(diǎn)133的電位Vbitline升高超過某一值，存儲(chǔ)單元112的浮柵可能遭受到軟件寫錯(cuò)誤(“讀干擾”效應(yīng))。雖然這個(gè)電位依賴于裝置的技術(shù)和存儲(chǔ)單元的具體結(jié)構(gòu)，但典型地，在1.2伏特到1.8伏特的范圍內(nèi)，1.5伏特是通常使用的值。因此，希望將Vbitline保持在1.5伏特或以下，以防止或至少使讀干擾效應(yīng)最小化。
諸如那些現(xiàn)有技術(shù)中例示的(示于圖4-8中)，耦合在檢測(cè)節(jié)點(diǎn)和讀出節(jié)點(diǎn)之間的選通晶體管應(yīng)該是如此的，即將Vbitline限制到最大值為1.5伏特。節(jié)點(diǎn)133處的電壓是Vref-Vt，其中Vref是施加到選通晶體管(即圖8中的晶體管504)的控制柵極的偏置電壓，并且Vt是其閾電壓。典型地，Vt為0.7-1.0伏特，從而Vref應(yīng)該固定到2.2-2.5伏特。如上所述，通過使用有源反饋電路或串聯(lián)耦合的連接了晶體管的二極管鏈而得到這一點(diǎn)。這些現(xiàn)有技術(shù)的方案有兩個(gè)缺點(diǎn)它們總是燒壞電源，并且由于Vref常以某種方式從Vcc取得，故現(xiàn)有技術(shù)對(duì)Vcc中的變化非常敏感，因此不利地影響它們將Vref保持在適當(dāng)?shù)碾妷?，?.2-2.5伏特的能力。
使情況復(fù)雜化的是增加了5伏特，3.3和2.5伏特系統(tǒng)的使用，要求非易失性存儲(chǔ)器在多個(gè)電源環(huán)境下工作。實(shí)際地說，存儲(chǔ)裝置可以面臨可在2.5伏特和6.0伏特之間任何地方變化的電源。提供穩(wěn)定的Vref是相對(duì)比較簡單的問題，這特別地為5伏特系統(tǒng)或3.3伏特系統(tǒng)而設(shè)計(jì)，這樣的現(xiàn)有技術(shù)的電路無法經(jīng)濟(jì)而有效地提供一穩(wěn)定的，可在5伏特和3.3伏特系統(tǒng)之間可靠地互換的Vref電源。例如，第5,572,465號(hào)美國專利揭示了一種存儲(chǔ)裝置，使用一個(gè)電路，檢測(cè)該裝置是用5伏特或3.3伏特電源工作。電路需要-3.3/5伏特檢測(cè)器，它驅(qū)動(dòng)組合邏輯電路在5伏特或3.3伏特的Vcc的基準(zhǔn)電壓發(fā)生器之間選擇，因此提供了適當(dāng)?shù)碾妷弘娖?。需要組合邏輯保證只提供一個(gè)電源值。
需要的是一個(gè)對(duì)電源變化不敏感的位線箝壓方案。還渴望有設(shè)計(jì)簡單，并且事實(shí)上不消耗功率的箝壓方案。
在這一揭示中，術(shù)語“箝壓”及其派生詞是指將電位限制在一最大值的方案，并且它區(qū)別于將節(jié)點(diǎn)固定在某一電壓值或在一電壓值范圍內(nèi)的電路。
發(fā)明概述根據(jù)本發(fā)明的非易失性存儲(chǔ)器包括至少一個(gè)存儲(chǔ)單元和用于選擇存儲(chǔ)單元的行和列選擇線。存儲(chǔ)裝置包括用于讀出選中的存儲(chǔ)單元的數(shù)據(jù)狀態(tài)的讀出放大器。與選中的存儲(chǔ)單元的列選擇線串聯(lián)的負(fù)載電路和耗盡型晶體管工作時(shí)，產(chǎn)生相應(yīng)于選擇的存儲(chǔ)單元的數(shù)據(jù)狀態(tài)電位，該電位接著被輸入到讀出放大器。該耗盡型晶體管是NMOS器件。負(fù)載電路可以是PMOS器件或NMOS器件。
附圖概述

圖1是示出本發(fā)明的較佳實(shí)施例。
圖2A和2B描述本發(fā)明的第二實(shí)施例。
圖3是NMO耗盡型器件的靜特性曲線。
圖4-8是每個(gè)都描述現(xiàn)有技術(shù)的位線箝壓方案。
實(shí)施本發(fā)明的最佳模式根據(jù)本發(fā)明的存儲(chǔ)裝置(諸如圖1所示的裝置)包括至少一個(gè)通過加電行和列選擇線而選擇的存儲(chǔ)單元。列選擇晶體管20的漏極連接到位線35的節(jié)點(diǎn)33。選通晶體管30有耦合到節(jié)點(diǎn)33的第一端子、耦合到讀出節(jié)點(diǎn)31的第二端子、及耦合到接地電位的柵極端子。諸如晶體管32之類的負(fù)載電路耦合在讀出節(jié)點(diǎn)31和Vcc之間。讀出節(jié)點(diǎn)耦合到讀出放大器60的一個(gè)輸入端子62?；鶞?zhǔn)電源50耦合到讀出放大器的輸入端子61。讀出放大器的輸出DATAOUT表示相應(yīng)于存儲(chǔ)在選中的存儲(chǔ)單元中的數(shù)據(jù)的邏輯值。讀出放大器和基準(zhǔn)單元的結(jié)構(gòu)是已知和很好地理解的。如圖1中所示，負(fù)載32可以是許多已知的電路中的一種。示出典型的電路，但顯然許多類似電路中的任何一種都可使用，而不偏離本發(fā)明的范圍和精神。
根據(jù)本發(fā)明，選通晶體管30是n溝道耗盡型FET。耗盡型器件的電源端子在節(jié)點(diǎn)33處耦合到位線35，漏極端子耦合到讀出節(jié)點(diǎn)31，并且控制柵極耦合到地。
在本發(fā)明的存儲(chǔ)裝置的第二實(shí)施例中(如圖2A和2B所示)，存儲(chǔ)單元一次分組為8位，以形成多行按字節(jié)組成的存儲(chǔ)器M1-Mn。識(shí)別存儲(chǔ)器的字節(jié)的地址由譯碼器70接收，它對(duì)地址譯碼，并加電相應(yīng)的行地址線X，和產(chǎn)生行選擇信號(hào)Y。列選擇信號(hào)用作至多路復(fù)用器72的選擇器的輸入，以選擇相應(yīng)于地址的一組列M1-Mn。
多路復(fù)用器72輸出的8個(gè)位線的每一個(gè)都饋送到檢測(cè)電路40，以檢測(cè)其相應(yīng)的存儲(chǔ)單元的數(shù)據(jù)狀態(tài)。每個(gè)檢測(cè)電路40的輸出饋送到讀出放大器60，它把檢測(cè)到的信號(hào)和基準(zhǔn)值50相比較，并輸出適當(dāng)?shù)倪壿嬛怠?br> 每一個(gè)檢測(cè)電路40包括一個(gè)耦合在Vcc和讀出放大器輸入之間的負(fù)載晶體管41。耗盡模式NMOS晶體管43耦合在讀出放大器的輸入端子和其相應(yīng)的位線之間。耗盡型器件43的控制柵極耦合到地電位。因此，以和圖1描述的相同的方法安排檢測(cè)電路的元件。
現(xiàn)在參照?qǐng)D1和圖3討論本發(fā)明的工作。圖3中所示的曲線是典型的NMOS耗盡型器件的傳輸特性曲線。當(dāng)使用任一FET，在柵極-源極電壓Vgs降到Vt以下時(shí)，器件截止。然而，NMOS耗盡型器件的特征還在于有負(fù)的閾電壓(Vt)，如圖中所示。
現(xiàn)在參照?qǐng)D1，并首先考慮選中的存儲(chǔ)單元112處于擦除狀態(tài)的情況。在這種情況下，存儲(chǔ)單元是導(dǎo)電的，從而當(dāng)它被選中后，位線35的節(jié)點(diǎn)33被驅(qū)動(dòng)到地。節(jié)點(diǎn)33處的電壓Vbitline大致上等于地電位。因此，耗盡型器件的柵極-源極電位Vcs大致上等于零狀態(tài)，從而該器件是導(dǎo)電的，見圖3。因此，讀出節(jié)點(diǎn)31被驅(qū)動(dòng)到地電位。
考慮下一個(gè)情況，即選中的存儲(chǔ)單元112處于被編程狀態(tài)。在這種情況下選中的存儲(chǔ)單元112不導(dǎo)電，從而節(jié)點(diǎn)33處的電位Vbitline隨著電荷在節(jié)點(diǎn)處的積累而開始升高。由于耗盡型器件30的控制柵極處于地電位，故其柵極-源極電壓是Vcs＝0-Vbitline即Vcs＝-Vbitline。然后，假設(shè)構(gòu)成耗盡型器件30，以具有-1.5伏特的Vt(見圖3)。隨著Vbitline繼續(xù)升高時(shí)，它將最終到達(dá)1.5伏特。耗盡型器件在那一點(diǎn)上截止，因此防止了在節(jié)點(diǎn)33上電荷進(jìn)一步積累，并將節(jié)點(diǎn)33處的最大電壓限制在1.5伏特。如上所述，這種表現(xiàn)正好是為避免讀干擾錯(cuò)誤所需的理想效果。
由于耗盡型器件的控制柵極連接到地，故不需要會(huì)燒壞電源的電路來偏置該器件。而且，器件的截止閾值電壓Vt對(duì)Vcc中的波動(dòng)完全不敏感，從而位線箝壓的功能不會(huì)受這種波動(dòng)的影響。另外，這個(gè)方案保證了Vbitline不會(huì)超過1.5伏特，從而器件的工作將不會(huì)受Vcc中的波動(dòng)影響。因此根據(jù)本發(fā)明構(gòu)成的存儲(chǔ)裝置易適用于高電壓(5伏特)和低電壓(3.3和2.5伏特)系統(tǒng)，而對(duì)性能沒有不利的影響。由于實(shí)際最大值Vbitline值由耗盡型器件的器件幾何形狀和摻雜決定，故提供具有某一電壓閾值Vt的位線箝位以將Vbitline限制在給定電壓電平是件容易的事。
權(quán)利要求
1.一種存儲(chǔ)裝置，其特征在于包括至少一個(gè)浮柵存儲(chǔ)單元；選擇裝置，耦合到所述存儲(chǔ)單元，用于接收地址，以及選擇相應(yīng)于接收到的地址的存儲(chǔ)單元；讀出電路；和具有耦合到所述讀出電路的第一端子，耦合到所述選擇裝置的第二端子，以及耦合到地線的柵極端子的耗盡型場(chǎng)效應(yīng)晶體管。
2.如權(quán)利要求1所述的存儲(chǔ)裝置，其特征在于所述選擇裝置包括具有耦合到所述耗盡型晶體管的所述第二端子的第一端子，耦合到所述存儲(chǔ)單元的第二端子，耦合到列選擇線的柵極端子的列選擇晶體管。
3.如權(quán)利要求2所述的存儲(chǔ)裝置，其特征在于所述耗盡型晶體管是NMOS器件。
4.如權(quán)利要求1所述的存儲(chǔ)裝置，其特征在于所述讀出電路還包括第二輸入，存儲(chǔ)器還包括具有耦合到所述讀出電路的所述第二輸入端子的第一端子，和耦合到電源線的第二端子。
5.如權(quán)利要求4所述的存儲(chǔ)裝置，其特征在于所述負(fù)載電路是增強(qiáng)型PMOS器件，并且所述耗盡型晶體管是NMOS器件。
6.如權(quán)利要求4所述的存儲(chǔ)裝置，其特征在于所述負(fù)載電路是增強(qiáng)型NMOS器件，并且所述耗盡型晶體管是NMOS器件。
7.一種非易失性存儲(chǔ)器，其特征在于包括以行和列排列的浮柵存儲(chǔ)單元陣列；用于選擇所述存儲(chǔ)單元行中的一行的行選擇裝置；用于選擇所述存儲(chǔ)單元列中的一列的列選擇裝置；具有數(shù)據(jù)節(jié)點(diǎn)的電路，所述數(shù)據(jù)節(jié)點(diǎn)用于提供表示存儲(chǔ)在選中的存儲(chǔ)單元中的數(shù)據(jù)的數(shù)據(jù)信號(hào)，所述電路還具有負(fù)載元件和耗盡型晶體管，所述負(fù)載元件耦合在電源端子和所述數(shù)據(jù)節(jié)點(diǎn)之間，所述耗盡型晶體管通過所述列選擇裝置，耦合在所述數(shù)據(jù)節(jié)點(diǎn)和所述存儲(chǔ)單元列之間，所述耗盡型晶體管具有耦合到地端的柵極；及耦合到所述數(shù)據(jù)節(jié)點(diǎn)，以讀出那里的數(shù)據(jù)信號(hào)的讀出放大器。
8.如權(quán)利要求7所述的存儲(chǔ)裝置，其特征在于所述列選擇裝置是多對(duì)一多路復(fù)用器，所述復(fù)用器具有耦合到所述存儲(chǔ)單元列的輸入端子，以及耦合到所述耗盡型晶體管的輸出端子。
9.如權(quán)利要求8所述的存儲(chǔ)裝置，其特征在于所述耗盡型晶體管是NMOS器件。
10.如權(quán)利要求9所述的存儲(chǔ)裝置，其特征在于所述負(fù)載元件是PMOS器件或NMOS器件。
11.如權(quán)利要求7所述的存儲(chǔ)裝置，其特征在于所述存儲(chǔ)單元列安排為多組列，并且所述存儲(chǔ)單元還包括多個(gè)所述電路和用于在所述列組中選出一個(gè)，并將選中的列組耦合到所述電路的裝置。
12.如權(quán)利要求11所述的存儲(chǔ)裝置，其特征在于所述每一個(gè)所述電路的負(fù)載元件是PMOS器件或NMOS器件。
13.如權(quán)利要求12所述的存儲(chǔ)裝置，其特征在于每一個(gè)所述電路的所述耗盡型晶體管都是NMOS器件。
14.一種半導(dǎo)體存儲(chǔ)器，其特征在于包括至少一條列選擇線；至少一條選字線；至少一個(gè)浮柵存儲(chǔ)單元，它具有第一端子、耦合到地線的第二端子、及耦合到所述至少一個(gè)選字線的柵極；列選擇晶體管，它具有第一端子、耦合到所述存儲(chǔ)單元的所述第一端子的第二端子、及耦合到所述至少一列選擇線的柵極；耗盡型晶體管，具有第一端子、耦合到所述列選擇晶體管的所述第一端子的第二端子、及耦合到所述地線的柵極；具有耦合到電源線的第一端子和耦合到所述耗盡型器件的所述第一端子的第二端子的負(fù)載電路；及耦合到所述耗盡型器件的所述第一端子的讀出放大器。
15.如權(quán)利要求14所述的半導(dǎo)體存儲(chǔ)器，其特征在于所述耗盡型晶體管是NMOS裝置，所述負(fù)載電路是增強(qiáng)型裝置，并且所述PMOS裝置的柵極端子耦合到所述地軌。
16.如權(quán)利要求14所述的半導(dǎo)體存儲(chǔ)器，其特征在于所述耗盡型晶體管是NMOS器件，所述負(fù)載電路是增強(qiáng)型NMOS器件，并且所述NMOS器件的柵極端子耦合到所述電源線。
全文摘要
本發(fā)明涉及一種用于非易失性存儲(chǔ)器(10)的位線箝位方案。位線(35)電壓保持在想要的電壓電平,從而避免讀干擾效果,同時(shí)與電源變化無關(guān),并且實(shí)際上不消耗功率。本發(fā)明制造應(yīng)用的存儲(chǔ)裝置,它不僅是為較高電壓(5伏特)工作而設(shè)計(jì)的,也是為較低電壓(3.3和2.5伏特)工作而設(shè)計(jì)的。
文檔編號(hào)G11C16/24GK1229512SQ98800861
公開日1999年9月22日 申請(qǐng)日期1998年4月22日 優(yōu)先權(quán)日1997年4月23日
發(fā)明者杰迪什·帕塔克 申請(qǐng)人:愛特梅爾股份有限公司