亚洲成年人黄色一级片,日本香港三级亚洲三级,黄色成人小视频,国产青草视频,国产一区二区久久精品,91在线免费公开视频,成年轻人网站色直接看

一種基于ARM?FPGA的自動(dòng)繞線機(jī)控制系統(tǒng)的制作方法

文檔序號(hào):11153209閱讀:579來(lái)源:國(guó)知局
本發(fā)明屬于智能制造
技術(shù)領(lǐng)域
,特別涉及一種基于ARM-FPGA的自動(dòng)繞線機(jī)控制系統(tǒng)。
背景技術(shù)
:繞線機(jī)是一種繞制線圈的自動(dòng)化設(shè)備,常用的電子產(chǎn)品如電動(dòng)機(jī)線圈、變壓器、電磁閥、點(diǎn)火線圈、RFID等都是通過(guò)繞線機(jī)生產(chǎn)的。繞線機(jī)由基座、剪/夾線機(jī)構(gòu)、運(yùn)動(dòng)控制系統(tǒng)、絲桿及排線裝置等部件構(gòu)成。繞線的基本動(dòng)作包括進(jìn)料、纏頭、繞線、纏尾、剪線、退料等。繞線機(jī)目前均已實(shí)現(xiàn)自動(dòng)控制,既預(yù)先編寫(xiě)好繞線動(dòng)作,以G代碼文件形式存儲(chǔ)于運(yùn)動(dòng)控制卡的存儲(chǔ)器中。加工時(shí),選擇目標(biāo)型號(hào)產(chǎn)品的繞線代碼執(zhí)行加工。目前關(guān)于全自動(dòng)繞線機(jī)的專利,CN201520212963.8全自動(dòng)繞線機(jī)控制系統(tǒng),提到使用CAN總線,CAN總線的通信復(fù)用效率沒(méi)有FSMC總線高。CN201420086600.X通用型繞線機(jī)控制器,提到以單片機(jī)為核心,其結(jié)構(gòu)精度差,反應(yīng)慢,難以滿足工業(yè)應(yīng)用。技術(shù)實(shí)現(xiàn)要素:本發(fā)明的目的是克服現(xiàn)有繞線機(jī)控制系統(tǒng)采用單核心、控制精度低的缺陷,通過(guò)雙芯片設(shè)置提高繞線機(jī)控制系統(tǒng)的存儲(chǔ)原件數(shù)量,并提高了控制精度和反應(yīng)速度。本發(fā)明提供的技術(shù)方案為:一種基于ARM-FPGA的自動(dòng)繞線機(jī)控制系統(tǒng),包括:上層控制模塊,其包括ARM芯片,人機(jī)交互模塊以及SD卡插槽,所述人機(jī)交互模塊和SD卡插槽分別與ARM芯片連接;人機(jī)交互模塊上設(shè)置RS232串行通信接口;下層控制模塊,其包括FPGA芯片和I/O控制模塊,所述I/O控制模塊與FPGA芯片連接;所述ARM芯片與FPGA芯片通過(guò)FSMC總線進(jìn)行通信;所述人機(jī)交互模塊的RS232串行通信接口9個(gè)針腳分別依次連接NC,PA9,PA10,NC,GND,NC,NC,NC,NC;所述ARM芯片與SD卡插槽的管腳連接關(guān)系為:ARM芯片PC10腳與SD卡插槽DAT2腳連接,ARM芯片PC11腳與SD卡插槽DAT3腳連接,ARM芯片PD2腳與SD卡插槽CMD腳連接,ARM芯片VDD腳與SD卡插槽3V3腳連接,ARM芯片PC12腳與SD卡插槽CLK腳連接,ARM芯片VSS腳與SD卡插槽GND腳連接,ARM芯片PC8腳與SD卡插槽DAT0腳連接,ARM芯片PC9腳與SD卡插槽DAT1腳連接,ARM芯片PG8腳與SD卡插槽CD腳連接,ARM芯片GND腳與SD卡插槽GND腳連接。優(yōu)選的是,所述ARM芯片,人機(jī)交互模塊、SD卡插槽、FPGA芯片和I/O控制模塊均設(shè)置在電路基板上。優(yōu)選的是,所述電路基板上還設(shè)置有電源模塊。優(yōu)選的是,所述電源模塊能夠提供5V直流電。優(yōu)選的是,所述人機(jī)交互模塊與觸摸屏連接。本發(fā)明的有益效果是:本發(fā)明能夠提高繞線機(jī)控制系統(tǒng)的存儲(chǔ)原件數(shù)量,并提高控制精度和反應(yīng)速度。降低繞線機(jī)的操作難度,提高產(chǎn)品質(zhì)量和機(jī)器平均無(wú)故障時(shí)間,具有良好的現(xiàn)實(shí)意義。附圖說(shuō)明圖1為本發(fā)明所述的基于ARM-FPGA的自動(dòng)繞線機(jī)控制系統(tǒng)的結(jié)構(gòu)示意圖。具體實(shí)施方式下面結(jié)合附圖對(duì)本發(fā)明做進(jìn)一步的詳細(xì)說(shuō)明,以令本領(lǐng)域技術(shù)人員參照說(shuō)明書(shū)文字能夠據(jù)以實(shí)施。如圖1所示,本發(fā)明提供了一種基于ARM-FPGA的自動(dòng)繞線機(jī)控制系統(tǒng),包括電路基板110,在電路基板110上設(shè)置有電源模塊120,用于為整個(gè)控制系統(tǒng)供電。在電路基板110上設(shè)置有上層控制模塊和下層控制模塊。其中,上層控制模塊包括ARM芯片130、人機(jī)交互模塊140、SD卡插槽150;下層控制模塊包括FPGA芯片160、I/O控制模塊170以及電機(jī)伺服器的I/O。所述電路基板110上還設(shè)置有FSMC總線160,使ARM芯片130與FPGA芯片160通過(guò)FSMC總線180實(shí)現(xiàn)通信。ARM芯片130為MCU內(nèi)核:STM32F103ZET6,安裝RT-Thread操作系統(tǒng)。所述人機(jī)交互模塊140采用Rs-232串行通信方式的擴(kuò)展接口,可與觸摸式控制屏連接,采用MODBUS通信協(xié)議。FSMC總線160為“靜態(tài)存儲(chǔ)器控制器”,是內(nèi)置于大容量STM32F的外部存儲(chǔ)器控制器,本系統(tǒng)使用其中的PSRAM控制器,與FPGA實(shí)現(xiàn)通信,增加了系統(tǒng)的實(shí)時(shí)性,確保了電機(jī)運(yùn)動(dòng)的可靠性和加工動(dòng)作的準(zhǔn)確性。SD卡插槽150與ARM芯片130采用對(duì)應(yīng)管腳直連的方式,使用FATfs文件系統(tǒng)。本發(fā)明使用ARM與FPGA雙核心結(jié)構(gòu),SD卡取代了通常的U盤(pán)+FLASH文件存儲(chǔ)、拷貝模式,ARM與FPGA兩個(gè)芯片通過(guò)FSMC總線實(shí)現(xiàn)通信。繞線機(jī)控制動(dòng)作G代碼文件存儲(chǔ)于可插拔SD卡中,更改或拷貝G代碼文件,只需把SD卡拔出,通過(guò)讀卡器插入電腦中,使用電腦直接操作文件。操作系統(tǒng)接到指令,選擇讀取SD卡中的某一個(gè)G代碼文件,按照G文件內(nèi)容,逐行解釋位置坐標(biāo)和對(duì)應(yīng)接口開(kāi)關(guān)信息,賦值給對(duì)應(yīng)封裝函數(shù),再通過(guò)FSMC總線對(duì)FPGA對(duì)應(yīng)地址讀取或賦值,實(shí)現(xiàn)對(duì)電機(jī)的控制。本發(fā)明能夠翻譯G代碼文件,并與FPGA通信,執(zhí)行文件信息。其中,ARM芯片130與人機(jī)交互模塊140之間的之間管腳關(guān)系為:ARM芯片130與SD卡插槽150之間管腳關(guān)系為:編號(hào)引腳連接編號(hào)引腳鏈接1PC10–DAT22PC11–DAT33PD2–CMD4VDD–3V35PC12–CLK6VSS–GND7PC8–DAT08PC9–DAT19PG8–CD10GND–GNDARM芯片130與FPGA芯片160之間管腳關(guān)系:本發(fā)明提供的基于ARM-FPGA的自動(dòng)繞線機(jī)控制系統(tǒng)使用時(shí),首先通過(guò)觸摸屏與系統(tǒng)進(jìn)行通信,ARM中安裝RT_thread操作系統(tǒng),建立MODbus協(xié)議網(wǎng)絡(luò)通信線程“thread_entry_ModbusSlaverPoll”,驅(qū)動(dòng)串口USART1,觸摸屏通過(guò)串口與系統(tǒng)建立連接,文件名稱和數(shù)量可以顯示在觸摸屏幕中,通過(guò)點(diǎn)擊文件,可以執(zhí)行該文件。文件系統(tǒng)的掛載:繞線機(jī)運(yùn)動(dòng)的動(dòng)作指令以文件形式保存在SD卡中,操作系統(tǒng)掛載SD卡“dfs_mount("sd0","/","elm",0,0)”,掛載成功后,系統(tǒng)可以“elm文件系統(tǒng)”讀取SD卡中的文件,用戶通過(guò)觸摸屏選擇讀取存儲(chǔ)在SD卡中的某一個(gè)繞線程序文件,執(zhí)行該文件內(nèi)容。G代碼編譯器的使用:運(yùn)動(dòng)指令文件讓系統(tǒng)獲取具體的動(dòng)作信息,必須使用G代碼解析器,編譯器由1個(gè)解釋器核心和4個(gè)調(diào)用接口構(gòu)成。解釋器核心包含115個(gè)核心函數(shù),調(diào)用接口分別包含11個(gè)控制函數(shù)、9個(gè)信息反饋函數(shù)、53個(gè)規(guī)范化加工函數(shù)和22個(gè)外部信息反饋函數(shù)。系統(tǒng)單獨(dú)為其建立一個(gè)“Gcode”文件夾,存放編譯器的兩個(gè)核心文件canon_pre.c和rs274ngc_pre.c以及一個(gè)外部文件driver.c。RS274_NGC編譯器的程序運(yùn)行可分為讀取和執(zhí)行兩個(gè)步驟。讀取時(shí),外部驅(qū)動(dòng)函數(shù)調(diào)用rs274ngc_read解釋器函數(shù),從文件中讀取一行G代碼,首先做詞法和語(yǔ)法檢查,將代碼所包含的指令信息存入包含該信息的數(shù)據(jù)結(jié)構(gòu)參數(shù)中;執(zhí)行時(shí)外部驅(qū)動(dòng)函數(shù)調(diào)用rs274ngc_execute函數(shù)。針對(duì)每一種動(dòng)作,建立對(duì)應(yīng)的運(yùn)動(dòng)函數(shù),將文件中動(dòng)作的參數(shù)傳給FPGA,,speed、pulse分別為速度和脈沖的數(shù)量。ARM與FPGA通信:FSMC的全稱是“靜態(tài)存儲(chǔ)器控制器”,是內(nèi)置于大容量STM32F的外部存儲(chǔ)器控制器。它包括4個(gè)模塊:AHB接口、NOR閃存和PSRAM控制器、NAND閃存、PC卡控制器和外部設(shè)備接口。FSMC總線的PSRAM控制器可以作為FPGA的控制區(qū)間,把FSMC提供的FSMC_A[25:0]作為地址線,而把FSMC提供的FSMC_D[15:0]作為數(shù)據(jù)總線實(shí)現(xiàn)ARM與這些模塊的通信與控制。通信建立后,建立FPGA各個(gè)存儲(chǔ)空間的賦值函數(shù),與ARM中的運(yùn)動(dòng)函數(shù)對(duì)應(yīng)。FPGA控制伺服電機(jī)運(yùn)動(dòng)方式:FPGA主要負(fù)責(zé)插補(bǔ)算法,位置控制,速度控制,脈沖信號(hào),方向信號(hào)產(chǎn)生,編碼信號(hào)的譯碼和擴(kuò)展通用I/O的處理。包括二個(gè)基本的邏輯模塊:組合邏輯模塊、時(shí)序邏輯模塊和譯碼邏輯模塊。利用這二種模塊實(shí)現(xiàn)譯碼、倍頻、計(jì)數(shù)、脈沖分配、定時(shí)、串口擴(kuò)展等功能。脈沖發(fā)生器作為運(yùn)動(dòng)控制器脈沖輸出的重要組成部分。采用現(xiàn)場(chǎng)可編程門(mén)陣列FPGA實(shí)現(xiàn)脈沖發(fā)生器,便十調(diào)試,靈活性大。該模塊用十將插補(bǔ)計(jì)算出來(lái)的脈沖數(shù),以一定的周期和脈沖數(shù)發(fā)送給伺服電機(jī)。模塊有兩個(gè)16位的寄存器,分別是脈沖周期寄存器(Counter-me)和插補(bǔ)周期寄存器。另外,模塊的方向信號(hào)通過(guò)GPIO直接實(shí)現(xiàn),控制伺服電機(jī)轉(zhuǎn)動(dòng)方向。系統(tǒng)復(fù)位后各個(gè)寄存器清零,進(jìn)入閑置狀態(tài)。當(dāng)定時(shí)中斷信號(hào)發(fā)生以后,F(xiàn)PGA裝載脈沖周期寄存器、插補(bǔ)周期寄存器和設(shè)置方向信號(hào),進(jìn)入脈沖發(fā)生狀態(tài)。處十脈沖發(fā)生狀態(tài)時(shí),脈沖周期計(jì)數(shù)器會(huì)以輸入的值為模從零開(kāi)始循環(huán)累加,如果計(jì)數(shù)器值計(jì)滿溢出時(shí),計(jì)數(shù)器溢出標(biāo)志電平置高(初始脈沖為低電平),溢出的后一個(gè)時(shí)鐘周期,計(jì)數(shù)器溢出標(biāo)志電平又重新置低。在脈沖周期計(jì)數(shù)器之后連接一個(gè)D觸發(fā)器(dfft),實(shí)現(xiàn)脈沖周期計(jì)數(shù)器的溢出標(biāo)志從0到1跳變一次,脈沖輸出電平相應(yīng)變化一次。脈沖周期計(jì)數(shù)器每次置計(jì)數(shù)值時(shí)前復(fù)位計(jì)數(shù)器。插補(bǔ)周期計(jì)算器與脈沖周期計(jì)算器原理相同,只是置入的值為插補(bǔ)周期對(duì)應(yīng)的值。當(dāng)訓(xùn)一算器從計(jì)算值減至0時(shí),該寄存器會(huì)輸出一個(gè)從低到高的電平鎖住脈沖周期計(jì)數(shù)器,使其停止計(jì)數(shù)。同樣,插補(bǔ)周期計(jì)算器也在置計(jì)數(shù)值時(shí)復(fù)位。為了對(duì)伺服電機(jī)進(jìn)行閉環(huán)控制,必須把伺服電機(jī)的運(yùn)動(dòng)信息反饋給微處理器,因此FPGA分別添加了主軸電機(jī)和各軸伺服電機(jī)編碼計(jì)數(shù)模塊。在本系統(tǒng)中,使用的伺服電機(jī)采用增量式光電編碼器。從光電編碼器反饋輸出的A,B兩相脈沖,其在一個(gè)周期都有4種狀態(tài),即00,01,10,11,這樣在每次狀態(tài)變化時(shí)都對(duì)電動(dòng)機(jī)的反饋脈沖進(jìn)行計(jì)數(shù),在一個(gè)周期內(nèi)就有4次計(jì)數(shù),從而實(shí)現(xiàn)了電動(dòng)機(jī)計(jì)數(shù)的四倍頻:在電動(dòng)機(jī)正轉(zhuǎn)時(shí),A,B兩相脈沖變化有以下4種:00->10,10->11,11->01,01->00:電動(dòng)機(jī)反轉(zhuǎn)時(shí),A,B兩相脈沖也有4種變化:00->01,0l->11,11->10,10->00。根據(jù)A,B兩相脈沖狀態(tài)變化的關(guān)系就可以得到電動(dòng)機(jī)的轉(zhuǎn)向。當(dāng)電動(dòng)機(jī)不動(dòng)時(shí),A,B兩相脈沖沒(méi)有變化。這種情況下,不需要對(duì)光電編碼器的反饋脈沖進(jìn)行四倍頻,方向也保持不變。盡管本發(fā)明的實(shí)施方案已公開(kāi)如上,但其并不僅僅限于說(shuō)明書(shū)和實(shí)施方式中所列運(yùn)用,它完全可以被適用于各種適合本發(fā)明的領(lǐng)域,對(duì)于熟悉本領(lǐng)域的人員而言,可容易地實(shí)現(xiàn)另外的修改,因此在不背離權(quán)利要求及等同范圍所限定的一般概念下,本發(fā)明并不限于特定的細(xì)節(jié)和這里示出與描述的圖例。當(dāng)前第1頁(yè)1 2 3 
當(dāng)前第1頁(yè)1 2 3 
網(wǎng)友詢問(wèn)留言 已有0條留言
  • 還沒(méi)有人留言評(píng)論。精彩留言會(huì)獲得點(diǎn)贊!
1