本發(fā)明涉及芯片電源管理的技術(shù)領(lǐng)域，尤其涉及一種動(dòng)態(tài)偏置LDO電路。

背景技術(shù)：

隨著集成電路的快速發(fā)展，電源管理模塊廣泛應(yīng)用于多電壓域的SoC芯片中。LDO(Low-dropout Regulator)作為電源管理模塊的重要電路，可用于穩(wěn)壓輸出，向多個(gè)電路模塊供電。典型LDO通過(guò)調(diào)節(jié)主次極點(diǎn)、零點(diǎn)來(lái)實(shí)現(xiàn)快速負(fù)載變化響應(yīng)。提高LDO瞬態(tài)響應(yīng)能力通常采用增加環(huán)路帶寬的方法，該方法能夠在低-中頻域下提高LDO小信號(hào)性能。在大信號(hào)分析下，典型方法是采用片外大耦合電容，以此降低輸出超調(diào)量，或者增加偏置電流進(jìn)而獲得高輸出變化率。

采樣固定偏置電流在獲得較大電路輸出變化率的同時(shí)，需要較大的靜態(tài)電流；采用推挽偏置方法僅在輸出電流變化時(shí)產(chǎn)生較大的偏置電流，進(jìn)而實(shí)現(xiàn)功率管柵電容的充放電。但是該方法是基于差分放大器，當(dāng)輸出電壓變化速度大于放大器的帶寬時(shí)，則無(wú)法做出響應(yīng)。

技術(shù)實(shí)現(xiàn)要素：

基于對(duì)已有LDO電路的分析，本發(fā)明的目的是提供一種動(dòng)態(tài)偏置LDO電路，旨在解決現(xiàn)有LDO電路瞬態(tài)響應(yīng)能力不夠高的問(wèn)題。

本發(fā)明解決其技術(shù)問(wèn)題所采用的技術(shù)方案是：

一種動(dòng)態(tài)偏置LDO電路，包括固定偏置電路、動(dòng)態(tài)偏置電路、功率管柵端控制電路，其中：

固定偏置電路包括：參考電壓(Vref)，放大器(OP1)，晶體管(M1)～(M4)，電阻(Rs)，用于產(chǎn)生固定偏置電壓(Vb1)和(Vb2)；

動(dòng)態(tài)偏置電路包括：電阻(R1)、(R2)，電容(C1)、(C2)，放大器(OP2)、(OP3)，用于產(chǎn)生動(dòng)態(tài)偏置和固定偏置的疊加信號(hào)(Vb3)和(Vb4)；(Vb3)控制晶體管(M6)、(M7)的柵壓，(Vb4)控制晶體管(M5)和(M8)的柵壓；

功率管柵端控制電路包括：晶體管(M5)～(M8)，功率管(Mp)，功率管柵端和漏端寄生電容(C_int)和(C_out)；

其連接關(guān)系為：參考電壓(Vref)連接放大器(OP1)的正輸入端，(OP1)負(fù)輸入端與輸出相連構(gòu)成單位增益輸出，(OP1)輸出與晶體管(M2)的柵端相連，(M2)的源端連接電阻(Rs)，電阻(Rs)另一端連接地，晶體管(M2)的漏端與晶體管(M1)的漏端和柵端相連，構(gòu)成固定偏置電壓(Vb1)，晶體管(M1)的源端與電源(VDD)相連，晶體管(M3)柵端為(Vb1)，(M3)源端連接(VDD)，(M3)漏端與晶體管(M4)的漏端和源端相連，構(gòu)成固定偏置電壓(Vb2)，(Vb1)連接放大器(OP2)的正輸入端和電阻(R1)，(R1)的另一端連接(OP2)的負(fù)輸入端和電容(C1)，(C1)的另一端連接輸出電壓(Vout)，(OP2)的輸出端為(Vb4)連接晶體管(M5)和(M8)的柵端，固定偏置電壓(Vb2)連接放大器(OP3)的正輸入端和電阻(R2)，電阻(R2)的另一端連接(OP3)的負(fù)輸入端和電容(C2)，電容(C2)的另一端連接(Vout)，(OP3)的輸出電壓為(Vb3)連接晶體管(M6)和(M7)的柵端，晶體管(M5)的源端接(VDD)，(M5)漏端連接功率管(Mp)的柵端和晶體管(M6)的漏端，晶體管(M6)的源端連接晶體管(M7)的漏端和晶體管(M8)的漏端，晶體管(M7)的源端接地，晶體管(M8)的源端連接(Vout)，功率管(Mp)的源端接(VDD)，(Mp)的漏端為(Vout)；電容(C_int)和(C_out)分別是功率管(Mp)柵端和漏端處寄生的電容。

在上述實(shí)施例的基礎(chǔ)上，進(jìn)一步地，所述晶體管(M1)～(M8)為MOS場(chǎng)效應(yīng)晶體管。

在上述任意實(shí)施例的基礎(chǔ)上，進(jìn)一步地，所述功率管(Mp)為MOS場(chǎng)效應(yīng)晶體管。

本發(fā)明的有益效果是：

本發(fā)明提供了一種動(dòng)態(tài)偏置LDO電路，采用電容耦合采樣輸出電壓瞬態(tài)變化，通過(guò)與固定偏置電壓進(jìn)行比較，產(chǎn)生兩個(gè)動(dòng)態(tài)偏置信號(hào)，動(dòng)態(tài)偏置信號(hào)根據(jù)輸出電壓的變化情況來(lái)打開(kāi)或關(guān)閉對(duì)功率管柵端寄生電容的充放電環(huán)路，進(jìn)而調(diào)節(jié)功率管柵端電壓，穩(wěn)定輸出電壓，因此本電路具有良好的瞬態(tài)響應(yīng)能力。

附圖說(shuō)明

下面結(jié)合附圖和實(shí)施例對(duì)本發(fā)明進(jìn)一步說(shuō)明。

圖1示出了本發(fā)明實(shí)施例提供的一種動(dòng)態(tài)偏置LDO電路的電路示意圖；

圖2示出了本發(fā)明實(shí)施例提供的一種動(dòng)態(tài)偏置LDO電路的仿真結(jié)果。

具體實(shí)施方式

為了使本發(fā)明的目的、技術(shù)方案及優(yōu)點(diǎn)更加清楚明白，以下結(jié)合附圖及實(shí)施例，對(duì)本發(fā)明進(jìn)行進(jìn)一步詳細(xì)說(shuō)明。應(yīng)當(dāng)理解，此處所描述的具體實(shí)施例僅用以解釋本發(fā)明，并不限定本發(fā)明。

如圖1所示，本發(fā)明實(shí)施例提供了一種動(dòng)態(tài)偏置LDO電路，包括固定偏置電路、動(dòng)態(tài)偏置電路、功率管柵端控制電路，其中：

固定偏置電路包括：參考電壓Vref，放大器OP1，晶體管M1～M4，電阻Rs，用于產(chǎn)生固定偏置電壓Vb1和Vb2；

動(dòng)態(tài)偏置電路包括：電阻R1、R2，電容C1、C2，放大器OP2、OP3，用于產(chǎn)生動(dòng)態(tài)偏置和固定偏置的疊加信號(hào)Vb3和Vb4；Vb3控制晶體管M6、M7的柵壓，Vb4控制晶體管M5和M8的柵壓；

功率管柵端控制電路包括：晶體管M5～M8，功率管Mp，功率管柵端和漏端寄生電容C_int和C_out；

其連接關(guān)系為：參考電壓Vref連接放大器OP1的正輸入端，OP1負(fù)輸入端與輸出相連構(gòu)成單位增益輸出，OP1輸出與晶體管M2的柵端相連，M2的源端連接電阻Rs，電阻Rs另一端連接地，晶體管M2的漏端與晶體管M1的漏端和柵端相連，構(gòu)成固定偏置電壓Vb1，晶體管M1的源端與電源VDD相連，晶體管M3柵端為Vb1，M3源端連接VDD，M3漏端與晶體管M4的漏端和源端相連，構(gòu)成固定偏置電壓Vb2，Vb1連接放大器OP2的正輸入端和電阻R1，R1的另一端連接OP2的負(fù)輸入端和電容C1，C1的另一端連接輸出電壓Vout，OP2的輸出端為Vb4連接晶體管M5和M8的柵端，固定偏置電壓Vb2連接放大器OP3的正輸入端和電阻R2，電阻R2的另一端連接OP3的負(fù)輸入端和電容C2，電容C2的另一端連接Vout，OP3的輸出電壓為Vb3連接晶體管M6和M7的柵端，晶體管M5的源端接VDD，M5漏端連接功率管Mp的柵端和晶體管M6的漏端，晶體管M6的源端連接晶體管M7的漏端和晶體管M8的漏端，晶體管M7的源端接地，晶體管M8的源端連接Vout，功率管Mp的源端接VDD，Mp的漏端為Vout；電容C_int和C_out分別是功率管Mp柵端和漏端處寄生的電容。

本發(fā)明的動(dòng)態(tài)偏置LDO電路的工作原理如下：

穩(wěn)態(tài)時(shí)，參考電壓控制固定偏置電壓(此時(shí)穩(wěn)態(tài)Vout沒(méi)有變化)，進(jìn)而控制晶體管M5～M8的柵端電壓，調(diào)節(jié)功率管Mp柵壓穩(wěn)定，實(shí)現(xiàn)LDO的穩(wěn)定輸出；

當(dāng)LDO輸出電壓發(fā)生上驟變時(shí)(即Vout電壓突然增加)，電容C1和C2采樣Vout的驟變量分別輸入到比較放大器OP2和OP3的負(fù)端，OP2輸出低電壓，進(jìn)而提高晶體管M5和M8的導(dǎo)電能力，加快向電容C_int進(jìn)行充電，提高功率管柵壓，進(jìn)而降低LDO輸出電壓Vout；同時(shí)OP3輸出低電壓，將晶體管M6接近關(guān)閉，同時(shí)降低M7的導(dǎo)通能力，M8通過(guò)M7繼續(xù)對(duì)Vout進(jìn)行泄流，降低Vout，維持LDO輸出電壓的穩(wěn)定；

當(dāng)LDO輸出電壓發(fā)生下驟變時(shí)(即Vout電壓突然降低)，電容C1和C2采樣Vout的驟變量分別輸入到比較放大器OP2和OP3的負(fù)端，OP3輸出高電壓，進(jìn)而提高晶體管M6和M7的導(dǎo)電能力，加快向電容C_int進(jìn)行放電，降低功率管柵壓，進(jìn)而升高LDO輸出電壓Vout；同時(shí)OP2輸出高電壓，將晶體管M5和M8接近關(guān)閉，維持LDO輸出電壓的穩(wěn)定。

本發(fā)明實(shí)施例采用電容耦合采樣輸出電壓瞬態(tài)變化，通過(guò)與固定偏置電壓進(jìn)行比較，產(chǎn)生兩個(gè)動(dòng)態(tài)偏置信號(hào)，動(dòng)態(tài)偏置信號(hào)根據(jù)輸出電壓的變化情況來(lái)打開(kāi)或關(guān)閉對(duì)功率管柵端寄生電容的充放電環(huán)路，進(jìn)而調(diào)節(jié)功率管柵端電壓，穩(wěn)定輸出電壓。本發(fā)明實(shí)施例具有良好的瞬態(tài)響應(yīng)能力，當(dāng)仿真負(fù)載為50mA，負(fù)載電流由50uA～50mA之間發(fā)送變化時(shí)，仿真結(jié)果如圖2所示。

本發(fā)明實(shí)施例對(duì)所述晶體管M1～M8不做限定，在上述實(shí)施例的基礎(chǔ)上，優(yōu)選的，所述晶體管M1～M8可以為MOS場(chǎng)效應(yīng)晶體管。MOS場(chǎng)效應(yīng)晶體管輸入電阻很大，且制作工藝簡(jiǎn)單，便于集成。在此基礎(chǔ)上，優(yōu)選的，所述晶體管M1～M8可以為耗盡型MOS場(chǎng)效應(yīng)晶體管。

本發(fā)明實(shí)施例對(duì)所述功率管Mp不做限定，在上述任意實(shí)施例的基礎(chǔ)上，優(yōu)選的，所述功率管Mp可以為MOS場(chǎng)效應(yīng)晶體管。MOS場(chǎng)效應(yīng)晶體管輸入電阻很大，且制作工藝簡(jiǎn)單，便于集成。在此基礎(chǔ)上，優(yōu)選的，所述功率管Mp可以為耗盡型MOS場(chǎng)效應(yīng)晶體管。

需要說(shuō)明的是，在不沖突的情況下，本發(fā)明中的實(shí)施例及實(shí)施例中的特征可以相互組合；盡管本發(fā)明已進(jìn)行了一定程度的描述，明顯地，在不脫離本發(fā)明的精神和范圍的條件下，可進(jìn)行各個(gè)條件的適當(dāng)變化?？梢岳斫?，本發(fā)明不限于所述實(shí)施方案，而歸于權(quán)利要求的范圍，其包括所述每個(gè)因素的等同替換。