電流模帶隙基準(zhǔn)電流源的制作方法
【專利摘要】本發(fā)明提供了一種電流模帶隙基準(zhǔn)電流源，包括：?jiǎn)?dòng)電路，用于在上電過程中產(chǎn)生啟動(dòng)信號(hào)；帶隙核心電路，用于根據(jù)該啟動(dòng)信號(hào)，產(chǎn)生與絕對(duì)溫度成正比的第一電流和與所述絕對(duì)溫度成反比的第二電流；基準(zhǔn)電流產(chǎn)生電路，用于將所述第一電流和所述第二電流，利用預(yù)先設(shè)定的比例相加，產(chǎn)生與所述絕對(duì)溫度無關(guān)的基準(zhǔn)參考電流；所述啟動(dòng)電路包括第一啟動(dòng)單元和第二啟動(dòng)單元；當(dāng)所述基準(zhǔn)電流產(chǎn)生電路產(chǎn)生與所述絕對(duì)溫度無關(guān)的基準(zhǔn)參考電流后，所述第一啟動(dòng)單元關(guān)閉。本發(fā)明所述的電流模帶隙基準(zhǔn)電流源產(chǎn)生的基準(zhǔn)電流與絕對(duì)溫度無關(guān)，且減小功耗。
【專利說明】電流模帶隙基準(zhǔn)電流源

【技術(shù)領(lǐng)域】
[0001 ] 本發(fā)明涉及一種基準(zhǔn)電流源，尤其涉及一種電流模帶隙基準(zhǔn)電流源。

【背景技術(shù)】
[0002]基準(zhǔn)電流源是指在模擬集成電路中用來作為其他電路的電流基準(zhǔn)的高精度、低溫度系數(shù)的電流源。如圖1所示，基準(zhǔn)電流源包括由第一 PMOS管Ml和第二 PMOS管M2構(gòu)成的一對(duì)電流鏡、第一 NMOS管M3、第二 NMOS管M4、第三PMOS管M5和輸出電壓V的電壓源，VDD是是電源電壓高電平，GND是電源電壓低電平，Ikef是基準(zhǔn)電壓源輸出的基準(zhǔn)電壓，Itot是電流鏡的輸出電流。Ml和M2的寬長(zhǎng)比為(W/L)p，M3的寬長(zhǎng)比為(W/L)n，M4的寬長(zhǎng)比為K(ff/L)n0
[0003]基準(zhǔn)電流源的一個(gè)基本要求就是輸出基準(zhǔn)電流不隨電源電壓VDD的變化而變化。
[0004]在圖1中，因?yàn)镸l與M2具有相同的尺寸，所以，
[0005]Iref — 1ut ;
[0006]在圖1中，因?yàn)殡妷篤的作用，M3的柵源電壓Ves3和M4的柵源電壓Ves4不相等；
[0007]Vgs3 = VGS4+V ；
_8]即+ = U;/4, + ‘ + F'
[0009]其中，μ ?為電子遷移率，Cox為單位面積的柵氧化層電容。
[0010]如果忽略體效應(yīng)的影響，可得:
[0011]Vth3 — Vth4 ；
[0012]其中，Vth3為M3的閾值電壓，Vth4為Μ4的閾值電壓；
j V1Mr0M1I),
[0013]因此( I Y ,

2 1 JW

K VA y
[0014]其中，K為晶體管M4與晶體管M3的寬長(zhǎng)比。
[0015]正如所希望的，電流與VDD無關(guān)，但仍舊是工藝和溫度的函數(shù)。
[0016]基準(zhǔn)電流源作為模擬集成電路的關(guān)鍵電路單元，廣泛應(yīng)用于運(yùn)算放大器、A/D (模/數(shù))轉(zhuǎn)換器、D/A (數(shù)/模)轉(zhuǎn)換器中。偏置電流源的設(shè)計(jì)是基于一個(gè)已經(jīng)存在的標(biāo)準(zhǔn)參考電流源的復(fù)制，然后輸出給系統(tǒng)的其他模塊。因此，電流源的性能會(huì)直接影響電路的功耗、電源抑制比、開環(huán)增益以及溫度等特性，同時(shí)電流源的精度會(huì)直接影響整個(gè)系統(tǒng)的精度和穩(wěn)定性。


【發(fā)明內(nèi)容】

[0017]本發(fā)明的主要目的在于提供一種電流模帶隙基準(zhǔn)電流源，其產(chǎn)生的基準(zhǔn)電流與絕對(duì)溫度無關(guān)，且減小功耗。
[0018]為了達(dá)到上述目的，本發(fā)明提供了一種電流模帶隙基準(zhǔn)電流源，包括:
[0019]啟動(dòng)電路，用于在上電過程中產(chǎn)生啟動(dòng)信號(hào)；
[0020]帶隙核心電路，用于根據(jù)該啟動(dòng)信號(hào)，產(chǎn)生與絕對(duì)溫度成正比的第一電流和與所述絕對(duì)溫度成反比的第二電流；
[0021]基準(zhǔn)電流產(chǎn)生電路，用于將所述第一電流和所述第二電流，利用預(yù)先設(shè)定的比例相加，產(chǎn)生與所述絕對(duì)溫度無關(guān)的基準(zhǔn)參考電流；
[0022]所述啟動(dòng)電路包括第一啟動(dòng)單元和第二啟動(dòng)單元；
[0023]當(dāng)所述基準(zhǔn)電流產(chǎn)生電路產(chǎn)生與所述絕對(duì)溫度無關(guān)的基準(zhǔn)參考電流后，所述第一啟動(dòng)單元關(guān)閉。
[0024]實(shí)施時(shí)，所述帶隙核心電路包括:
[0025]電流鏡，輸入端接入電源電壓，輸出端輸出基準(zhǔn)電流；
[0026]第一電流產(chǎn)生單元，用于將所述基準(zhǔn)電流轉(zhuǎn)換為第一電流；
[0027]第二電流產(chǎn)生單元，用于將所述基準(zhǔn)電流轉(zhuǎn)換為第二電流。
[0028]實(shí)施時(shí)，所述電流鏡為自偏置共源共柵電流鏡，包括第一 NMOS晶體管、第二 NMOS晶體管、第三NMOS晶體管、第四NMOS晶體管、第五NMOS晶體管、第六NMOS晶體管、第一PMOS晶體管、第二 PMOS晶體管、第三PMOS晶體管、第四PMOS晶體管、第五PMOS晶體管和第六PMOS晶體管，其中，
[0029]所述第二 NMOS晶體管的柵極、所述第四NMOS晶體管的柵極、所述第六NMOS晶體管的柵極和所述第三NMOS晶體管的漏極連接，產(chǎn)生第一自偏置電壓；
[0030]所述第一 PMOS晶體管的柵極、所述第三PMOS晶體管的柵極和所述第二 PMOS晶體管的漏極連接，產(chǎn)生第二自偏置電壓；
[0031]所述第五PMOS晶體管的柵極和所述第六PMOS晶體管的漏極連接，產(chǎn)生第三自偏置電壓；
[0032]所述第一 NMOS晶體管的柵極、所述第三NMOS晶體管的柵極和所述第五NMOS晶體管的柵極連接，外部偏置電路輸出的第四偏置電壓接入所述第一 NMOS晶體管的柵極；
[0033]所述第二 PMOS晶體管的柵極和所述第四PMOS晶體管的柵極連接，外部偏置電路輸出的第五偏置電壓接入所述第二 PMOS晶體管的柵極；
[0034]外部偏置電路輸出的第六偏置電壓接入所述第六PMOS晶體管的柵極。
[0035]實(shí)施時(shí)，所述第一電流產(chǎn)生單元包括第一無源電阻、第一 PNP三極管和第二 PNP三極管，所述第二電流產(chǎn)生單元包括第二無源電阻，其中，
[0036]所述第一無源電阻連接于所述第二 NMOS晶體管的源極和所述第一 PNP三極管的發(fā)射極之間；
[0037]所述第二無源電阻連接于所述第六NMOS晶體管的源極和地端之間；
[0038]所述第一 PNP三極管的基極和集電極連接于地端；
[0039]所述第二 PNP三極管的基極和集電極連接于地端；
[0040]所述第一 PNP三極管的基極與發(fā)射極之間的電壓差具有正溫度系數(shù)，且其與所述第一 PNP三極管的集電極電流無關(guān)；
[0041]所述第二 PNP三極管的基極與發(fā)射極之間的電壓差具有正溫度系數(shù)，且其與所述第二 PNP三極管的集電極電流無關(guān)；
[0042]所述第二無源電阻的溫度系數(shù)為負(fù)。
[0043]實(shí)施時(shí)，本發(fā)明所述的電流模帶隙基準(zhǔn)電流源，還包括第一 PMOS電容和第二 PMOS電容，其中，
[0044]第一 PMOS電容，第一端與所述第一 PMOS晶體管的柵極連接，第二端接入電源電壓；
[0045]第二 PMOS電容，第一端與所述第五PMOS晶體管的柵極連接，第二端接入電源電壓。
[0046]實(shí)施時(shí)，本發(fā)明所述的電流模帶隙基準(zhǔn)電流源，還包括PMOS控制開關(guān)和NMOS控制開關(guān);
[0047]所述PMOS控制開關(guān)，用于控制所述第一 PMOS晶體管的柵極是否接入電源電壓；
[0048]所述NMOS控制開關(guān)，用于控制所述第二 NMOS晶體管的柵極是否接地。
[0049]實(shí)施時(shí)，所述基準(zhǔn)電流產(chǎn)生電路包括:
[0050]第一電流鏡像單元，用于按預(yù)先設(shè)定的第一比例鏡像所述第一電流，產(chǎn)生正溫度系數(shù)的電流；
[0051]第二電流鏡像單元，用于按預(yù)先設(shè)定的第二比例鏡像所述第二電流，產(chǎn)生負(fù)溫度系數(shù)的電流；
[0052]基準(zhǔn)電流產(chǎn)生單元，用于合并所述正溫度系數(shù)的電流和所述負(fù)溫度系數(shù)的電流，以產(chǎn)生零溫度系數(shù)的基準(zhǔn)電流。
[0053]實(shí)施時(shí)，所述第一電流鏡像單元包括第七PMOS晶體管和第八PMOS晶體管；
[0054]所述第二電流鏡像單元包括第九PMOS晶體管和第十PMOS晶體管；
[0055]所述基準(zhǔn)電流產(chǎn)生單元包括第七NMOS晶體管和第八NMOS晶體管；
[0056]所述第七PMOS晶體管的柵極、第八PMOS晶體管的柵極分別與所述第一 PMOS晶體管的柵極、所述第二 PMOS晶體管的柵極連接；
[0057]第九PMOS晶體管的柵極和第十PMOS晶體管的柵極分別連接到第五PMOS晶體管的柵極和第六PMOS晶體管的柵極；
[0058]所述第七NMOS晶體管的柵極和漏極連接；
[0059]所述第八NMOS晶體管的柵極和漏極連接；
[0060]所述第七NMOS晶體管的源極與所述第八NMOS晶體管的漏極連接；
[0061]所述第八NMOS晶體管的源極接地。
[0062]實(shí)施時(shí)，所述啟動(dòng)電路包括自偏置電流源、反相器、第十一 PMOS晶體管、第十二PMOS晶體管、第九NMOS晶體管、第十NMOS晶體管、第i^一 NMOS晶體管、第一 NMOS開關(guān)、第二NMOS開關(guān)、第三NMOS開關(guān)和第三無源電阻，其中，
[0063]所述自偏置電流源包括第十三PMOS晶體管、第十四PMOS晶體管、第十二 NMOS晶體管和第十三NMOS晶體管；
[0064]所述反相器包括第十四NMOS晶體管和第十五PMOS晶體管；
[0065]所述第十一 PMOS晶體管的柵極通過所述第三無源電阻接地，所述第十一 PMOS晶體管為倒比管；
[0066]所述第十二 PMOS晶體管的柵極、所述第二 NMOS開關(guān)的漏極和所述第一 PMOS晶體管的柵極連接；
[0067]所述第十一 PMOS晶體管的源極和所述第十二 PMOS晶體管的源極接入電源電壓；
[0068]所述第十三PMOS晶體管的柵極、所述第十三PMOS晶體管的漏極、所述第十四PMOS晶體管的柵極、第一 NMOS開關(guān)的漏極和所述第二 PMOS晶體管的柵極連接；
[0069]所述第九NMOS晶體管的柵極、所述第十二 NMOS晶體管的柵極、所述第十三NMOS晶體管的柵極和所述第十三NMOS晶體管的漏極連接，所述第九NMOS晶體管的柵極通過所述第三NMOS開關(guān)接地；
[0070]所述第十二 NMOS晶體管的源極和所述第十三NMOS晶體管的源極接地；
[0071]所述第十NMOS晶體管的柵極、所述第i^一 NMOS晶體管的柵極、所述第九NMOS晶體管的漏極和所述第十一 PMOS晶體管的漏極連接；
[0072]所述第十五PMOS晶體管的柵極和所述第十四NMOS晶體管的柵極連接，所述第十五PMOS晶體管的漏極和所述第十四NMOS晶體管的漏極連接,所述第十五PMOS晶體管的源極接入電源電壓；
[0073]所述第十五PMOS晶體管的柵極輸入第一控制信號(hào)，所述第十五PMOS晶體管的漏極輸出第二控制信號(hào)，所述第一控制信號(hào)的相位和所述第二控制信號(hào)的相位相反；
[0074]所述第一控制信號(hào)接入所述第三NMOS開關(guān)的柵極；
[0075]所述第二控制信號(hào)接入所述第一 NMOS開關(guān)的柵極和所述第二 NMOS開關(guān)的柵極。
[0076]與現(xiàn)有技術(shù)相比，本發(fā)明所述的電流模帶隙基準(zhǔn)電流源，低噪聲、高電源抑制、受工藝和溫度影響小，可以極大程度地降低本征噪聲及電壓噪聲對(duì)輸出電壓的影響，提高基準(zhǔn)電壓的精度，同時(shí)兼顧芯片面積和功耗，減少電路設(shè)計(jì)復(fù)雜性。

【專利附圖】

【附圖說明】
[0077]圖1是現(xiàn)有的基準(zhǔn)電流源的電路圖；
[0078]圖2是本發(fā)明實(shí)施例所述的電流模帶隙基準(zhǔn)電流源的結(jié)構(gòu)框圖；
[0079]圖3是本發(fā)明所述的電流模帶隙基準(zhǔn)電流源包括的帶隙核心電路的實(shí)施例的電路圖；
[0080]圖4是本發(fā)明所述的電流模帶隙基準(zhǔn)電流源包括的基準(zhǔn)電流產(chǎn)生電路的實(shí)施例的電路圖；
[0081]圖5A、圖5B是本發(fā)明所述的電流模帶隙基準(zhǔn)電流源包括的啟動(dòng)電路的實(shí)施例的電路圖。

【具體實(shí)施方式】
[0082]為使得本發(fā)明的目的、技術(shù)方案和優(yōu)點(diǎn)表達(dá)得更加清楚明白，下面結(jié)合附圖及具體實(shí)施例對(duì)本發(fā)明再做進(jìn)一步詳細(xì)的說明。
[0083]本發(fā)明的具體實(shí)施的方式不僅限于下面的描述，現(xiàn)結(jié)合附圖加以進(jìn)一步的說明。
[0084]本發(fā)明實(shí)施例提供一種應(yīng)用于高速高精度流水線A/D (模/數(shù))轉(zhuǎn)換器的電流模帶隙CMOS (Complementary Metal Oxide Semiconductor,互補(bǔ)金屬氧化物半導(dǎo)體)基準(zhǔn)電流源，在高速度的情況下，可以實(shí)現(xiàn)高電源抑制比和低溫漂系數(shù)的電流基準(zhǔn)。
[0085]如圖2所示，本發(fā)明實(shí)施例所述的電流模帶隙基準(zhǔn)電流源，包括:
[0086]啟動(dòng)電路21,用于在上電過程中產(chǎn)生啟動(dòng)信號(hào)；
[0087]帶隙核心電路22，用于根據(jù)該啟動(dòng)信號(hào)，產(chǎn)生與絕對(duì)溫度成正比的第一電流和與所述絕對(duì)溫度成反比的第二電流；
[0088]基準(zhǔn)電流產(chǎn)生電路23，用于將所述第一電流和所述第二電流，利用預(yù)先設(shè)定的比例相加，產(chǎn)生與所述絕對(duì)溫度無關(guān)的基準(zhǔn)參考電流；
[0089]所述啟動(dòng)電路21包括第一啟動(dòng)單元和第二啟動(dòng)單元；
[0090]當(dāng)所述基準(zhǔn)電流產(chǎn)生電路23產(chǎn)生與所述絕對(duì)溫度無關(guān)的基準(zhǔn)參考電流后，所述第一啟動(dòng)單元關(guān)閉，從而減小了電流消耗，達(dá)到降低功耗的目的。
[0091]本發(fā)明實(shí)施例所述的電流模帶隙基準(zhǔn)電流源，可以在產(chǎn)生與絕對(duì)溫度無關(guān)的基準(zhǔn)參考電流的同時(shí)，減小電流消耗，降低功耗。
[0092]根據(jù)一種【具體實(shí)施方式】，所述帶隙核心電路包括:
[0093]電流鏡，輸入端接入電源電壓，輸出端輸出基準(zhǔn)電流；
[0094]第一電流產(chǎn)生單元，用于將所述基準(zhǔn)電流轉(zhuǎn)換為第一電流；
[0095]第二電流產(chǎn)生單元，用于將所述基準(zhǔn)電流轉(zhuǎn)換為第二電流。
[0096]優(yōu)選的，如圖3所示，所述電流鏡為自偏置共源共柵電流鏡，包括第一 NMOS晶體管MNl、第二 NMOS晶體管MN2、第三NMOS晶體管MN3、第四NMOS晶體管MN4、第五NMOS晶體管MN5、第六NMOS晶體管MN6、第一 PMOS晶體管MPl、第二 PMOS晶體管MP2、第三PMOS晶體管MP3、第四PMOS晶體管MP4、第五PMOS晶體管MP5和第六PMOS晶體管MP6，其中，
[0097]所述第二 NMOS晶體管MN2的柵極、所述第四NMOS晶體管MN4的柵極、所述第六NMOS晶體管MN6的柵極和所述第三NMOS晶體管MN3的漏極連接，產(chǎn)生第一自偏置電壓Vbl ；
[0098]所述第一 PMOS晶體管MPl的柵極、所述第三PMOS晶體管MP3的柵極和所述第二PMOS晶體管MP2的漏極連接，產(chǎn)生第二自偏置電壓Vb2 ；
[0099]所述第五PMOS晶體管MP5的柵極和所述第六PMOS晶體管MP6的漏極連接，產(chǎn)生第三自偏置電壓Vb3 ；
[0100]所述第一 NMOS晶體管麗I的柵極、所述第三NMOS晶體管麗3的柵極和所述第五NMOS晶體管MN5的柵極連接，外部偏置電路輸出的第四偏置電壓Vb4接入所述第一 NMOS晶體管麗I的柵極；
[0101]所述第二 PMOS晶體管MP2的柵極和所述第四PMOS晶體管MP4的柵極連接，外部偏置電路輸出的第五偏置電壓Vb5接入所述第二 PMOS晶體管MP2的柵極；
[0102]外部偏置電路輸出的第六偏置電壓Vb6接入所述第六PMOS晶體管MP6的柵極
[0103]所述電流鏡為寬擺幅自偏置共源共柵電流鏡。采用共源共柵結(jié)構(gòu)可以有效地減小溝道調(diào)制效應(yīng)，這也就減小了輸出基準(zhǔn)電流隨電源電壓變化量，提高了電源抑制比；采樣寬擺幅電流鏡可以有效地減小由CMOS工藝波動(dòng)、非理性特性、BJT (BipolarJunct1n Transistor,雙極結(jié)型晶體管)和 MOS 管(Metal-Oxide-SemiconductorField-Effect-Transistor,金屬-氧化物-半導(dǎo)體型場(chǎng)效應(yīng)管)之間的失配所引入的誤差電流，提聞基準(zhǔn)電流的精度；
[0104]在共源共柵管的作用下，所述第二 NMOS晶體管麗2的源極電壓和所述第四NMOS晶體管MN4的源極電壓近似相等，這樣，就減小了溝道長(zhǎng)度調(diào)制效應(yīng)的影響，也就是減小了輸出基準(zhǔn)電流隨電源電壓VDD變化的量，即提高了輸出基準(zhǔn)電流的電源抑制比。
[0105]優(yōu)選的，如圖3所示，所述第一電流產(chǎn)生單元包括第一無源電阻R1、第一 PNP三極管Ql和第二 PNP三極管Q2，所述第二電流產(chǎn)生單元包括第二無源電阻R2，其中，
[0106]所述第一無源電阻R2連接于所述第二 NMOS晶體管麗2的源極和所述第一 PNP三極管Ql的發(fā)射極之間；
[0107]所述第二無源電阻R2連接于所述第六NMOS晶體管MN6的源極和地端GND之間；
[0108]所述第一 PNP三極管Ql的基極和集電極連接于地端GND ；
[0109]所述第二 PNP三極管Q2的基極和集電極連接于地端；
[0110]所述第一 PNP三極管Ql的基極與發(fā)射極之間的電壓差具有正溫度系數(shù)，且其與所述第一 PNP三極管Ql的集電極電流無關(guān)；
[0111]所述第二 PNP三極管Q2的基極與發(fā)射極之間的電壓差具有正溫度系數(shù)，且其與所述第二 PNP三極管Q2的集電極電流無關(guān)；
[0112]所述第二無源電阻R2的溫度系數(shù)為負(fù)。
[0113]優(yōu)選的，如圖3所示，本發(fā)明實(shí)施例所述的電流模帶隙基準(zhǔn)電流源，還包括第一PMOS電容MCl和第二 PMOS電容MC2，其中，
[0114]第一 PMOS電容MC1，第一端與所述第一 PMOS晶體管MPl的柵極連接，第二端接入電源電壓VDD ；
[0115]第二 PMOS電容MC2，第一端與所述第五PMOS晶體管MP5的柵極連接，第二端接入電源電壓VDD。
[0116]優(yōu)選的，如圖3所示，所述的電流模帶隙基準(zhǔn)電流源，還包括PMOS控制開關(guān)SWP和NMOS控制開關(guān)SWN ；
[0117]SffP的柵極接入第二控制信號(hào)PWUP ；SWN的柵極接入第一控制信號(hào)PWD ；
[0118]所述PMOS控制開關(guān)SWP，用于控制所述第一 PMOS晶體管MPl的柵極是否接入電源電壓VDD ;所述NMOS控制開關(guān)SWN，用于控制所述第二 NMOS晶體管MN2的柵極是否與地端GND連接。
[0119]所述第一 PNP三極管Ql、所述第二 PNP三極管Q2與所述自偏置共源共柵電流鏡組成反饋環(huán)路，Ql和Q2的基極和發(fā)射極之間的電壓差迫使在第一電阻所在的支路產(chǎn)生與絕對(duì)溫度成正比的電流；同時(shí)，因?yàn)榈诙o源電阻R2具有正溫度系數(shù)，所以在R2所在支路產(chǎn)生與絕對(duì)溫度成反比的電流；所述NMOS控制開關(guān)SWN和所述PMOS控制開關(guān)SWP可以控制帶隙核心電路是否工作，當(dāng)所述NMOS控制開關(guān)SWN和所述PMOS控制開關(guān)SWP導(dǎo)通時(shí)，帶隙核心電路不工作，當(dāng)所述NMOS控制開關(guān)SWN和所述PMOS控制開關(guān)SWP斷開時(shí)，由啟動(dòng)電路從帶隙核心電路抽取電流，直到帶隙核心電路正常工作；第一 PMOS電容MCl和第二 PMOS電容MC2，可以把電源電壓VDD的波動(dòng)耦合到電容上，這樣可以進(jìn)一步抑制電源的擾動(dòng),進(jìn)一步提聞電源抑制比。
[0120]第一 PNP三極管Ql和第二 PNP三極管Q2的基極和發(fā)射極電壓差表現(xiàn)出正溫度系數(shù)，并且這個(gè)正溫度系數(shù)與集電極電流無關(guān)。該電壓差為第一無源電阻R2上的壓降，所以，第一無源電阻R2流過與絕對(duì)溫度成正比的電流；
[0121]第二無源電阻R2表現(xiàn)出負(fù)溫度系數(shù)，所以流過與絕對(duì)溫度成反比的電流；
[0122]所述第一 PMOS電容MCl和所述第二 PMOS電容MC2抑制電源上的噪聲對(duì)電路的影響，進(jìn)一步提供整體電路的電源抑制比；
[0123]所述NMOS控制開關(guān)SWN和所述PMOS控制開關(guān)SWP共同控制所述帶隙核心電路的工作狀態(tài)，當(dāng)所述NMOS控制開關(guān)SWN和所述PMOS控制開關(guān)SWP都關(guān)斷時(shí)，所述帶隙核心電路正常工作；當(dāng)所述NMOS控制開關(guān)SWN和所述PMOS控制開關(guān)SWP都閉合時(shí)，所述帶隙核心電路無電流流過，不工作。這樣，所述帶隙核心電路并不是在所有時(shí)刻都工作，所以降低了功耗。
[0124]根據(jù)一種【具體實(shí)施方式】，所述基準(zhǔn)電流產(chǎn)生電路包括:
[0125]第一電流鏡像單元，用于按預(yù)先設(shè)定的第一比例鏡像所述第一電流，產(chǎn)生正溫度系數(shù)的電流；
[0126]第二電流鏡像單元，用于按預(yù)先設(shè)定的第二比例鏡像所述第二電流，產(chǎn)生負(fù)溫度系數(shù)的電流；
[0127]基準(zhǔn)電流產(chǎn)生單元，用于合并所述正溫度系數(shù)的電流和所述負(fù)溫度系數(shù)的電流，以產(chǎn)生零溫度系數(shù)的基準(zhǔn)電流。
[0128]優(yōu)選的，如圖4所示，所述第一電流鏡像單元包括第七PMOS晶體管MP7和第八PMOS晶體管MP8 ；
[0129]所述第二電流鏡像單元包括第九PMOS晶體管MP9和第十PMOS晶體管MPlO ；
[0130]所述基準(zhǔn)電流產(chǎn)生單元包括第七NMOS晶體管MN7和第八NMOS晶體管MN8 ；
[0131]所述第七PMOS晶體管MP7的柵極、第八PMOS晶體管MP8的柵極分別與所述第一PMOS晶體管MPl的柵極、所述第二 PMOS晶體管MP2的柵極連接；
[0132]第九PMOS晶體管MP9的柵極和第十PMOS晶體管MPlO的柵極分別連接到第五PMOS晶體管MP5的柵極和第六PMOS晶體管MP6的柵極；
[0133]所述第七NMOS晶體管麗7的柵極和漏極連接；
[0134]所述第八NMOS晶體管MN8的柵極和漏極連接；
[0135]所述第七NMOS晶體管MN7的源極與所述第八NMOS晶體管MN8的漏極連接；
[0136]所述第八NMOS晶體管MN8的源極接地。
[0137]所述第七PMOS管MP7和所述第八PMOS管MP8組成的支路鏡像所述與絕對(duì)溫度成正比的電流；
[0138]所述第九PMOS管MP9和所述第十PMOS管MPlO組成的支路鏡像所述與絕對(duì)溫度成反比的電流；
[0139]所述與絕對(duì)溫度成正比的電流和所述與絕對(duì)溫度成反比的電流以合適的比例相力口，然后流過由所述第七NMOS管MN7和所述第八NMOS管MN8組成的負(fù)載電路，通過該負(fù)載通路復(fù)制給A/D轉(zhuǎn)換器的其他電路使用；
[0140]所述第七NMOS管MN7和所述第八NMOS管MN8以二極管形式連接，同時(shí)需要注意二極管形式連接的MOS管相當(dāng)于電阻，但是溫度系數(shù)比電阻的溫度系數(shù)小得多。
[0141]在圖4中，所述第七PMOS晶體管MP7的柵極、所述第八PMOS晶體管MP8的柵極分別連接到所述第一 PMOS晶體管MPl的柵極、所述第二 PMOS晶體管MP2的柵端，這樣的連接方式可以實(shí)現(xiàn)按比例復(fù)制所述與絕對(duì)溫度成正比的電流，產(chǎn)生正溫度系數(shù)的電流IPTC，Iptc的表達(dá)式如下:
rVr X Ini//)
[0142]I =K1X--^
… 1 R,
[0143]其中，Vt為熱電壓，η為第一 PNP三極管Ql和第二 PNP三極管Q2的面積比，K1為所述第七PMOS晶體管ΜΡ7和所述第一 PMOS晶體管MPl的尺寸比；
[0144]所述第九PMOS晶體管ΜΡ9的柵極、所述第十PMOS晶體管MPlO的柵極分別連接到所述第五PMOS晶體管ΜΡ5的柵極、所述第六PMOS晶體管ΜΡ6的柵極，這樣的連接方式可以實(shí)現(xiàn)按比例復(fù)制與絕對(duì)溫度成反比的電流，產(chǎn)生負(fù)溫度系數(shù)的電流INTC，其表達(dá)式如下:


Y,,
[0145]Imc =
[0146]其中，Vb為第六NMOS晶體管MN6的源極的電壓，K2為第九PMOS晶體管MP9和第五PMOS晶體管MP5的尺寸比；
[0147]第七NMOS晶體管麗7和第八NMOS晶體管MN8都以二極管形式連接，相當(dāng)于有源電阻，并且它們的溫度系數(shù)很小，這樣，第七PMOS晶體管MP7、第八PMOS晶體管MP8、第九PMOS晶體管MP9、第十PMOS晶體管MPlO復(fù)制的電流求和后，可以流過第七NMOS晶體管麗7和第八NMOS晶體管MN8，實(shí)現(xiàn)正溫度系數(shù)的電流和負(fù)溫度系數(shù)的電流，得到所需要的零溫度系數(shù)的電流Ikef，其表達(dá)式如下:
τFrXln η ? Vn
[0148]Iref =K1X---+ ^2 χ~
Al Κ2
[0149]如果電流Ikef的溫度系數(shù)為零，那么參考電流就是與絕對(duì)溫度無關(guān)的恒定值了，
[0150]=Q
Cl'
[0151]為了實(shí)現(xiàn)高精度的參考電流，本發(fā)明實(shí)施例使用了自偏置共源共柵電流鏡；另外，第七NMOS晶體管MN7的柵極和第八NMOS晶體管MN8的柵極會(huì)連接到整個(gè)A/D轉(zhuǎn)換器的其他電路中。
[0152]具體實(shí)施時(shí)，所述的帶隙核心電路和所述基準(zhǔn)電流產(chǎn)生電路一起組成了完整的共源共柵寬擺幅電流鏡，使得最終復(fù)制的兩個(gè)支路具有良好的匹配性能。
[0153]優(yōu)選的，如圖5A、圖5B所示，所述啟動(dòng)電路包括自偏置電流源、反相器、第^--
PMOS晶體管MPl1、第十二 PMOS晶體管MP12、第九NMOS晶體管MN9、第十NMOS晶體管MN10、第^^一 NMOS晶體管MN11、第一 NMOS開關(guān)SWN1、第二 NMOS開關(guān)SWN2、第三NMOS開關(guān)SWN3和第三無源電阻R3，其中，
[0154]所述自偏置電流源包括第十三PMOS晶體管MP13、第十四PMOS晶體管MP14、第十二 NMOS晶體管麗12和第十三NMOS晶體管麗13 ；
[0155]所述反相器包括第十四NMOS晶體管麗14和第十五PMOS晶體管MP15 ；
[0156]所述第十一 PMOS晶體管MPl I的柵極通過所述第三無源電阻R3接地，所述第十一PMOS晶體管MPll為倒比管；
[0157]所述第十二 PMOS晶體管MP12的柵極、所述第二 NMOS開關(guān)SWN2的漏極和所述第一 PMOS晶體管MPl的柵極連接；
[0158]所述第i^一 PMOS晶體管MPl I的源極和所述第十二 PMOS晶體管MP12的源極接入電源電壓；
[0159]所述第十三PMOS晶體管MP13的柵極、所述第十三PMOS晶體管MP13的漏極、所述第十四PMOS晶體管MP14的柵極、第一 NMOS開關(guān)麗I的漏極和所述第二 PMOS晶體管MP2的柵極連接；
[0160]所述第九NMOS晶體管MN9的柵極、所述第十二 NMOS晶體管麗12的柵極、所述第十三NMOS晶體管麗13的柵極和所述第十三NMOS晶體管麗13的漏極連接，所述第九NMOS晶體管MN9的柵極通過所述第三NMOS開關(guān)SWN3接地；
[0161]所述第十二 NMOS晶體管麗12的源極和所述第十三NMOS晶體管麗13的源極接地；
[0162]所述第十NMOS晶體管麗10的柵極、所述第i^一 NMOS晶體管麗11的柵極、所述第九NMOS晶體管MN9的漏極和所述第i^一 PMOS晶體管MNll的漏極連接；
[0163]所述第十五PMOS晶體管MP15的柵極和所述第十四NMOS晶體管麗14的柵極連接，所述第十五PMOS晶體管MP15的漏極和所述第十四NMOS晶體管麗14的漏極連接，所述第十五PMOS晶體管MP15的源極接入電源電壓；
[0164]所述第十五PMOS晶體管MP15的柵極輸入第一控制信號(hào)PWD，所述第十五PMOS晶體管MP15的漏極輸出第二控制信號(hào)PWUP，所述第一控制信號(hào)PWD的相位和所述第二控制信號(hào)PWUP的相位相反；
[0165]所述第一控制信號(hào)PWD接入所述第三NMOS開關(guān)SWN3的柵極；
[0166]所述第二控制信號(hào)PWUP接入所述第一 NMOS開關(guān)SWNl的柵極和所述第二 NMOS開關(guān)SWN2的柵極。
[0167]當(dāng)所述第一控制信號(hào)PWD為高電平時(shí)，所述啟動(dòng)電路不工作；
[0168]當(dāng)所述第一控制信號(hào)PWD為低電平時(shí)，所述啟動(dòng)電路工作；
[0169]所述第三無源電阻R3相當(dāng)于一個(gè)下拉電阻；
[0170]所述第i^一 PMOS晶體管MPll的柵極電壓通過所述第三無源電阻R3下拉到地電平，所以該第i^一 PMOS晶體管MPl導(dǎo)通。同時(shí)，所述第i^一 PMOS晶體管MPll的L (長(zhǎng))遠(yuǎn)遠(yuǎn)大于W (寬)，稱為倒比管。由于所述第十一 PMOS晶體管MPll的L遠(yuǎn)遠(yuǎn)大于W，所以所述第H^一 PMOS晶體管MPll的面積會(huì)很大，但是所述第i^一 PMOS晶體管MPlI的電阻非常大，流過所述第十一 PMOS晶體管MPl I的電流非常小，從而實(shí)現(xiàn)低功耗。并且在上電時(shí)，第十一PMOS晶體管MPll的漏極電壓接近電源電壓VDD ；
[0171]所述第十五PMOS晶體管MP15和所述第十四NMOS晶體管麗14構(gòu)成一個(gè)反相器，產(chǎn)生相位相反的第一控制信號(hào)和第二控制信號(hào)，分別控制第一NMOS開關(guān)SWN1、第二NMOS開關(guān)SWN2和第三NMOS開關(guān)SWN3 ；
[0172]當(dāng)所述第三NMOS開關(guān)SWN3導(dǎo)通時(shí)，所述第一 NMOS開關(guān)SWNl和所述第二 NMOS開關(guān)SWN2斷開，所述第九NMOS晶體管MN9斷開，并且所述第二偏置電壓Vb2被上拉到電源電壓，所述第十二 PMOS晶體管MP12、所述第十三PMOS晶體管MP13、所述第十四PMOS晶體管MP14、所述第十三NMOS晶體管麗13和第十四NMOS晶體管麗14都截止，所述第十NMOS晶體管麗10的柵極電壓和所述第十一NMOS晶體管麗11的柵極電壓接近電源電壓VDD，這樣，所述第十NMOS晶體管麗10和所述第i^一 NMOS晶體管麗11的柵極電壓為VDD，但是啟動(dòng)電流為零；
[0173]當(dāng)所述第三NMOS開關(guān)SWN3斷開時(shí)，所述第一 NMOS開關(guān)SWNl和所述第二 NMOS開關(guān)SWN2導(dǎo)通，所述第十NMOS晶體管麗10和所述第i^一 NMOS晶體管麗11導(dǎo)通，這樣所述第二偏置電壓Vb2開始放電，當(dāng)所述第二偏置電壓Vb2小于電源電壓VDD與所述第十二 PMOS晶體管MP12的閾值電壓之差時(shí)，所述第十二 PMOS晶體管MP12導(dǎo)通，所述第十三PMOS晶體管MP13、所述第十四PMOS晶體管MP14、所述第十三NMOS晶體管MN13和所述第十四NMOS晶體管MN14導(dǎo)通，所述第九NMOS晶體管MN9的柵極電壓開始上升，所述第九NMOS晶體管MN9的漏極電壓開始下降，當(dāng)所述第九NMOS晶體管MN9的漏極電壓下降到小于所述第十NMOS晶體管麗10的閾值電壓和第i^一 NMOS晶體管麗11的閾值電壓時(shí)，所述第十NMOS晶體管麗10和所述第i^一 NMOS晶體管麗11關(guān)閉，實(shí)現(xiàn)啟動(dòng)電路部分關(guān)斷，節(jié)省了功耗；
[0174]實(shí)施時(shí)，所需要的啟動(dòng)時(shí)間取決于所述第十NMOS晶體管MNlO和所述第i^一 NMOS晶體管麗11的尺寸。
[0175]實(shí)施時(shí)，當(dāng)Vb2開始放電時(shí)，第一 PMOS晶體管MP1、第二 PMOS晶體管MP2、第三PMOS晶體管MP3、第四PMOS晶體管MP4開始有電流流過，實(shí)現(xiàn)啟動(dòng)。直到帶隙核心電路建立到所要求的正常工作狀態(tài)后，啟動(dòng)電路部分關(guān)斷。
[0176]在啟動(dòng)過程中，第十NMOS晶體管麗10和第i^一 NMOS晶體管麗11控制啟動(dòng)電路何時(shí)部分關(guān)斷，也就是說，第十NMOS晶體管MNlO的大小和第i^一 NMOS晶體管MNll的大小決定了啟動(dòng)電路所需的啟動(dòng)時(shí)間；
[0177]第十五PMOS晶體管MP15的柵極和第十四NMOS晶體管麗14的柵極連接在一起，第十五PMOS晶體管MP15的漏極和第十四NMOS晶體管麗14的漏極連接在一起，這樣，第十五PMOS晶體管MP15和第十四NMOS晶體管MN14構(gòu)成了一個(gè)數(shù)字反相器。該數(shù)字反相器的輸入信號(hào)為數(shù)字電路給的控制信號(hào)，并且輸入控制第三NMOS開關(guān)SWN3，該數(shù)字反相器的輸出信號(hào)控制第一 NMOS開關(guān)SWNl和第二 NMOS開關(guān)SWN2。當(dāng)數(shù)字電路給的控制信號(hào)為高電平時(shí)，啟動(dòng)電路不工作；當(dāng)數(shù)字電路給的控制信號(hào)為低電平時(shí)，啟動(dòng)電路工作。
[0178]以上說明對(duì)本發(fā)明而言只是說明性的，而非限制性的，本領(lǐng)域普通技術(shù)人員理解，在不脫離所附權(quán)利要求所限定的精神和范圍的情況下，可做出許多修改、變化或等效，但都將落入本發(fā)明的保護(hù)范圍內(nèi)。
【權(quán)利要求】
1.一種電流模帶隙基準(zhǔn)電流源，其特征在于，包括: 啟動(dòng)電路，用于在上電過程中產(chǎn)生啟動(dòng)信號(hào)； 帶隙核心電路，用于根據(jù)該啟動(dòng)信號(hào)，產(chǎn)生與絕對(duì)溫度成正比的第一電流和與所述絕對(duì)溫度成反比的第二電流； 基準(zhǔn)電流產(chǎn)生電路，用于將所述第一電流和所述第二電流，利用預(yù)先設(shè)定的比例相加，產(chǎn)生與所述絕對(duì)溫度無關(guān)的基準(zhǔn)參考電流； 所述啟動(dòng)電路包括第一啟動(dòng)單元和第二啟動(dòng)單元； 當(dāng)所述基準(zhǔn)電流產(chǎn)生電路產(chǎn)生與所述絕對(duì)溫度無關(guān)的基準(zhǔn)參考電流后，所述第一啟動(dòng)單元關(guān)閉。
2.如權(quán)利要求1所述的電流模帶隙基準(zhǔn)電流源，其特征在于，所述帶隙核心電路包括: 電流鏡，輸入端接入電源電壓，輸出端輸出基準(zhǔn)電流； 第一電流產(chǎn)生單元，用于將所述基準(zhǔn)電流轉(zhuǎn)換為第一電流； 第二電流產(chǎn)生單元，用于將所述基準(zhǔn)電流轉(zhuǎn)換為第二電流。
3.如權(quán)利要求2所述的電流模帶隙基準(zhǔn)電流源，其特征在于，所述電流鏡為自偏置共源共柵電流鏡，包括第一 NMOS晶體管、第二 NMOS晶體管、第三NMOS晶體管、第四NMOS晶體管、第五NMOS晶體管、第六NMOS晶體管、第一 PMOS晶體管、第二 PMOS晶體管、第三PMOS晶體管、第四PMOS晶體管、第五PMOS晶體管和第六PMOS晶體管，其中， 所述第二 NMOS晶體管的柵極、所述第四NMOS晶體管的柵極、所述第六NMOS晶體管的柵極和所述第三NMOS晶體管的漏極連接，產(chǎn)生第一自偏置電壓； 所述第一 PMOS晶體管的柵極、所述第三PMOS晶體管的柵極和所述第二 PMOS晶體管的漏極連接，產(chǎn)生第二自偏置電壓； 所述第五PMOS晶體管的柵極和所述第六PMOS晶體管的漏極連接，產(chǎn)生第三自偏置電壓； 所述第一 NMOS晶體管的柵極、所述第三NMOS晶體管的柵極和所述第五NMOS晶體管的柵極連接，外部偏置電路輸出的第四偏置電壓接入所述第一 NMOS晶體管的柵極； 所述第二 PMOS晶體管的柵極和所述第四PMOS晶體管的柵極連接，外部偏置電路輸出的第五偏置電壓接入所述第二 PMOS晶體管的柵極； 外部偏置電路輸出的第六偏置電壓接入所述第六PMOS晶體管的柵極。
4.如權(quán)利要求3所述的電流模帶隙基準(zhǔn)電流源，其特征在于，所述第一電流產(chǎn)生單元包括第一無源電阻、第一 PNP三極管和第二 PNP三極管，所述第二電流產(chǎn)生單元包括第二無源電阻，其中， 所述第一無源電阻連接于所述第二 NMOS晶體管的源極和所述第一 PNP三極管的發(fā)射極之間； 所述第二無源電阻連接于所述第六NMOS晶體管的源極和地端之間； 所述第一 PNP三極管的基極和集電極連接于地端； 所述第二 PNP三極管的基極和集電極連接于地端； 所述第一 PNP三極管的基極與發(fā)射極之間的電壓差具有正溫度系數(shù)，且其與所述第一PNP三極管的集電極電流無關(guān)； 所述第二 PNP三極管的基極與發(fā)射極之間的電壓差具有正溫度系數(shù)，且其與所述第二PNP三極管的集電極電流無關(guān)； 所述第二無源電阻的溫度系數(shù)為負(fù)。
5.如權(quán)利要求4所述的電流模帶隙基準(zhǔn)電流源，其特征在于，還包括第一PMOS電容和第二 PMOS電容，其中， 第一 PMOS電容，第一端與所述第一 PMOS晶體管的柵極連接，第二端接入電源電壓； 第二 PMOS電容，第一端與所述第五PMOS晶體管的柵極連接，第二端接入電源電壓。
6.如權(quán)利要求5所述的電流模帶隙基準(zhǔn)電流源，其特征在于，還包括PMOS控制開關(guān)和NMOS控制開關(guān)； 所述PMOS控制開關(guān)，用于控制所述第一 PMOS晶體管的柵極是否接入電源電壓； 所述NMOS控制開關(guān)，用于控制所述第二 NMOS晶體管的柵極是否接地。
7.如權(quán)利要求3至6中任一權(quán)利要求所述的電流模帶隙基準(zhǔn)電流源，其特征在于，所述基準(zhǔn)電流產(chǎn)生電路包括: 第一電流鏡像單元，用于按預(yù)先設(shè)定的第一比例鏡像所述第一電流，產(chǎn)生正溫度系數(shù)的電流； 第二電流鏡像單元，用于按預(yù)先設(shè)定的第二比例鏡像所述第二電流，產(chǎn)生負(fù)溫度系數(shù)的電流； 基準(zhǔn)電流產(chǎn)生單元，用于合并所述正溫度系數(shù)的電流和所述負(fù)溫度系數(shù)的電流，以產(chǎn)生零溫度系數(shù)的基準(zhǔn)電流。
8.如權(quán)利要求7所述的電流模帶隙基準(zhǔn)電流源，其特征在于， 所述第一電流鏡像單元包括第七PMOS晶體管和第八PMOS晶體管； 所述第二電流鏡像單元包括第九PMOS晶體管和第十PMOS晶體管； 所述基準(zhǔn)電流產(chǎn)生單元包括第七NMOS晶體管和第八NMOS晶體管； 所述第七PMOS晶體管的柵極、第八PMOS晶體管的柵極分別與所述第一 PMOS晶體管的柵極、所述第二 PMOS晶體管的柵極連接； 第九PMOS晶體管的柵極和第十PMOS晶體管的柵極分別連接到第五PMOS晶體管的柵極和第六PMOS晶體管的柵極； 所述第七NMOS晶體管的柵極和漏極連接； 所述第八NMOS晶體管的柵極和漏極連接； 所述第七NMOS晶體管的源極與所述第八NMOS晶體管的漏極連接； 所述第八NMOS晶體管的源極接地。
9.如權(quán)利要求8所述的電流模帶隙基準(zhǔn)電流源，其特征在于， 所述啟動(dòng)電路包括自偏置電流源、反相器、第十一 PMOS晶體管、第十二 PMOS晶體管、第九NMOS晶體管、第十NMOS晶體管、第i^一 NMOS晶體管、第一 NMOS開關(guān)、第二 NMOS開關(guān)、第三NMOS開關(guān)和第三無源電阻，其中， 所述自偏置電流源包括第十三PMOS晶體管、第十四PMOS晶體管、第十二 NMOS晶體管和第十三NMOS晶體管； 所述反相器包括第十四NMOS晶體管和第十五PMOS晶體管； 所述第十一 PMOS晶體管的柵極通過所述第三無源電阻接地，所述第十一 PMOS晶體管為倒比管； 所述第十二 PMOS晶體管的柵極、所述第二 NMOS開關(guān)的漏極和所述第一 PMOS晶體管的柵極連接； 所述第十一 PMOS晶體管的源極和所述第十二 PMOS晶體管的源極接入電源電壓； 所述第十三PMOS晶體管的柵極、所述第十三PMOS晶體管的漏極、所述第十四PMOS晶體管的柵極、第一 NMOS開關(guān)的漏極和所述第二 PMOS晶體管的柵極連接； 所述第九NMOS晶體管的柵極、所述第十二 NMOS晶體管的柵極、所述第十三NMOS晶體管的柵極和所述第十三NMOS晶體管的漏極連接，所述第九NMOS晶體管的柵極通過所述第三NMOS開關(guān)接地； 所述第十二 NMOS晶體管的源極和所述第十三NMOS晶體管的源極接地； 所述第十NMOS晶體管的柵極、所述第十一 NMOS晶體管的柵極、所述第九NMOS晶體管的漏極和所述第i^一 PMOS晶體管的漏極連接； 所述第十五PMOS晶體管的柵極和所述第十四NMOS晶體管的柵極連接，所述第十五PMOS晶體管的漏極和所述第十四NMOS晶體管的漏極連接,所述第十五PMOS晶體管的源極接入電源電壓； 所述第十五PMOS晶體管的柵極輸入第一控制信號(hào)，所述第十五PMOS晶體管的漏極輸出第二控制信號(hào)，所述第一控制信號(hào)的相位和所述第二控制信號(hào)的相位相反； 所述第一控制信號(hào)接入所述第三NMOS開關(guān)的柵極； 所述第二控制信號(hào)接入所述第一 NMOS開關(guān)的柵極和所述第二 NMOS開關(guān)的柵極。
【文檔編號(hào)】G05F1/56GK104238611SQ201310295990
【公開日】2014年12月24日 申請(qǐng)日期:2013年7月15日 優(yōu)先權(quán)日:2013年7月15日
【發(fā)明者】朱樟明, 薛婷, 陳雨, 丁瑞雪, 楊銀堂 申請(qǐng)人:西安電子科技大學(xué)