專利名稱：Cmos帶隙基準(zhǔn)源的制作方法
技術(shù)領(lǐng)域：
本發(fā)明屬于微電子學(xué)技術(shù)領(lǐng)域，涉及集成電路的電壓基準(zhǔn)源電路，尤其涉及一種低失調(diào)CMOS帶隙基準(zhǔn)電路。
背景技術(shù)：
基準(zhǔn)電壓源是CMOS集成電路中非常重要的單元模塊電路，可提供高精度和高穩(wěn)定度的基準(zhǔn)電壓，被廣泛應(yīng)用于各種模擬和數(shù)字系統(tǒng)中。隨著移動通信及其他通信技術(shù)的不斷發(fā)展，對基準(zhǔn)電壓源模塊的要求越來越高。關(guān)于CMOS基準(zhǔn)電壓源的設(shè)計，基本都是基于帶隙基準(zhǔn)源技術(shù)。利用帶隙結(jié)構(gòu)結(jié)合各種溫度曲率補(bǔ)償?shù)玫綔囟认禂?shù)極低的電壓參考源；并且一般在電源電壓變化10%的情況下，得到的電壓基準(zhǔn)基本不受影響。基本實(shí)現(xiàn)了與溫度變化、電源電壓變化無關(guān)的基準(zhǔn)電壓源的設(shè)計。但在集成電路的實(shí)際生產(chǎn)及應(yīng)用過程中，由于工藝失調(diào)引起的失調(diào)電壓的存在， 導(dǎo)致隨溫度和電源電壓變化不大的帶隙基準(zhǔn)電壓源的穩(wěn)定性仍然很差，帶隙基準(zhǔn)電壓源的抗工藝失調(diào)能力有待于進(jìn)一步提高。現(xiàn)有減小失調(diào)電壓的文章也有很多，大多是采用開關(guān)電容來消除失調(diào)電壓，如圖1所示，開關(guān)Sl需要時鐘信號CLKl控制，開關(guān)S2、S3、S4、S5需要時鐘信號CLK2控制，它需要單獨(dú)的時鐘信號產(chǎn)生電路，這種采用時鐘信號控制開關(guān)的方法，在開關(guān)開啟和關(guān)斷瞬間會引入很大的噪聲；需要引入自動調(diào)零技術(shù)以消除失調(diào)，不僅增大了電路設(shè)計的難度，還增加了所用器件的數(shù)目，從而增大了芯片的面積，加大了芯片設(shè)計的成本，因此這種減小失調(diào)電壓的方法并不能有效地運(yùn)用在實(shí)際帶隙基準(zhǔn)源電路中。因此，如何得到抗工藝失調(diào)能力強(qiáng)，而且結(jié)構(gòu)簡單、功耗低、版圖面積小且能被廣泛應(yīng)用的帶隙基準(zhǔn)電壓源，是CMOS高性能集成電路設(shè)計領(lǐng)域的一個重要問題。

發(fā)明內(nèi)容
針對上述問題，本發(fā)明的目的是在CMOS高性能集成電路內(nèi)部為各個核心模塊單元電路提供一種抗工藝失調(diào)能力強(qiáng)、結(jié)構(gòu)簡單、版圖面積較小的CMOS帶隙基準(zhǔn)電壓源，以減小CMOS高性能集成電路的設(shè)計難度。為達(dá)到上述發(fā)明目的，本發(fā)明包括啟動電路、偏置電流產(chǎn)生電路、基準(zhǔn)電壓產(chǎn)生電路及輸出緩沖電路，它們之間依次電連接，其中基準(zhǔn)電壓產(chǎn)生電路主要由3個PMOS管 MP3、MP4、MP5，4個三極管Ql、Q2、Q3、Q4，運(yùn)算放大器OPA及阻容元件組成；所述3個PMOS 管MP3、MP4、MP5組成固定比例1 4 1的電流鏡，所述4個三極管Q1、Q2、Q3、Q4分別構(gòu)成兩組級聯(lián)二極管，該電流鏡的三個柵極輸入均與運(yùn)算放大器OPA的輸出端連接，三個漏極與兩組級聯(lián)二極管的陽極和運(yùn)算放大器OPA的輸入端連接，以使三極管Ql、Q2兩條支路電流相等，進(jìn)而穩(wěn)定運(yùn)算放大器OPA的兩個輸入端電壓，該兩組級聯(lián)二極管的陰極與公共地端GND連接，以增加三極管發(fā)射結(jié)電壓差△ Vbe，進(jìn)而減小失調(diào)電壓；所述運(yùn)算放大器OPA 與作為尾電流源的PMOS管MP4組成共模反饋電路，以保證運(yùn)放的兩個輸入端電壓相等。
所述的基準(zhǔn)電壓產(chǎn)生電路中的3個PMOS管MP3、MP4、MP5的源極與直流電壓Vdd 相連，柵極均與偏置電流產(chǎn)生電路的輸出端、運(yùn)算放大器OPA的輸出端及電容Cl的一端連接；該MP3的漏極與所述三極管Ql的發(fā)射極和運(yùn)算放大器OPA的負(fù)相輸入端連接；該MP4 的漏極與電阻Rl、R2、R5的一端及輸出緩沖電路4的第一輸入端連接；該MP5的漏極與所述三極管Q2的發(fā)射極和運(yùn)算放大器OPA的正相輸入端連接；所述三極管Ql的基極通過電阻R4與所述三極管Q3的發(fā)射極和電阻Rl連接，集電極與公共地端GND連接；所述三極管 Q3的基極、集電極與公共地端GND連接；所述三極管Q2的基極與電阻R2和R3連接，集電極與公共地端GND連接；所述三極管Q4的發(fā)射極通過電阻R3與三極管Q2的基極連接，且基極和集電極與公共地端GND連接。本發(fā)明與現(xiàn)有技術(shù)相比具有如下優(yōu)點(diǎn)(1)本發(fā)明由于其基準(zhǔn)電壓產(chǎn)生電路采用的兩組級聯(lián)二極管，因而得到了較大的三極管發(fā)射結(jié)電壓差A(yù)Vbe，避免了現(xiàn)有開關(guān)電容技術(shù)復(fù)雜的電路設(shè)計，以簡單的結(jié)構(gòu)，極大地抑制了工藝失調(diào)對基準(zhǔn)電壓的影響。(2)本發(fā)明由于采用將基準(zhǔn)電壓從運(yùn)算放大器OPA與作為尾電流源的PMOS管ΜΡ4 組成的共模反饋環(huán)路直接輸出，避免了現(xiàn)有帶隙基準(zhǔn)電路中的電流鏡不匹配的問題，同時增大了基準(zhǔn)電壓的電源抑制比，提高了輸出基準(zhǔn)電壓的穩(wěn)定性。(3)本發(fā)明采用標(biāo)準(zhǔn)CMOS工藝實(shí)現(xiàn)，不僅版圖面積小，而且實(shí)現(xiàn)的電路功耗低。


圖1為現(xiàn)有帶隙基準(zhǔn)電路等效結(jié)構(gòu)圖；圖2為本發(fā)明的原理框圖；圖3為本發(fā)明帶隙基準(zhǔn)電路結(jié)構(gòu)圖。
具體實(shí)施例方式以下通過本發(fā)明的具體實(shí)施例并結(jié)合附圖，對本發(fā)明的目的、電路結(jié)構(gòu)和優(yōu)點(diǎn)作進(jìn)一步詳細(xì)描述。參照圖2，本發(fā)明的CMOS基準(zhǔn)電壓源電路包括啟動電路1、偏置電流產(chǎn)生電路2、 基準(zhǔn)電壓產(chǎn)生電路3和輸出緩沖電路4，它們的直流電輸入端均與直流電源Vdd相連，啟動電路1產(chǎn)生一個略高于公共地端GND的電壓輸出到偏置電流產(chǎn)生電路2和基準(zhǔn)產(chǎn)生電路3， 以使偏置電流產(chǎn)生電路2和基準(zhǔn)產(chǎn)生電路3脫離零穩(wěn)態(tài)，轉(zhuǎn)入正常工作狀態(tài)；偏置電流產(chǎn)生電路2產(chǎn)生一個略低于直流電源Vdd的電壓輸出到基準(zhǔn)電壓產(chǎn)生電路3和輸出緩沖電路4， 同時反饋到啟動電路1，以使啟動電路1脫離正常工作狀態(tài)，使基準(zhǔn)電壓產(chǎn)生電路3和輸出緩沖電路4開始正常工作；基準(zhǔn)電壓產(chǎn)生電路3產(chǎn)生的基準(zhǔn)電壓經(jīng)輸出緩沖電路4輸出給外部電路。參照圖3，本發(fā)明各單元電路的結(jié)構(gòu)及原理描述如下啟動電路1主要由一個PMOS管MPl和兩個NMOS管MN1、MN2組成；偏置電流產(chǎn)生電路2由至少一個PMOS管MP2和一個匪OS管麗3組成；基準(zhǔn)電壓產(chǎn)生電路3主要由3個 PMOS管MP3、MP4、MP5，4個三極管Ql、Q2、Q3、Q4，運(yùn)算放大器OPA及阻容元件組成；輸出緩沖電路4主要由3個PMOS管MP6、MP7、MP8，3個匪OS管MN4、MN5、MN6及阻容元件構(gòu)成。其中PMOS管MPl的漏極與NMOS管麗1的漏極和NMOS管麗2的柵極連接，源極與直流電源Vdd相連，柵極與公共地端GND連接；NMOS管麗1的柵極與NMOS管麗3的柵極漏極連接點(diǎn)、運(yùn)算放大器OPA的偏置輸入端Ibias和NMOS管MN6的柵極連接，源極與公共地端GND連接；NMOS管MN2的源極與公共地端GND連接，漏極與PMOS管MP2、MP3、MP4、MP5的柵極連接；PMOS管MP2的源極與直流電源Vdd相連，漏極與NMOS管麗3的柵極和漏極連接；NMOS 管麗3的源極與公共地端GND連接；PMOS管MP3、MP4、MP5的源極與直流電壓Vdd相連，該 MP3的漏極與三極管Ql的發(fā)射極和運(yùn)算放大器OPA的負(fù)相輸入端連接；該MP4的漏極與電阻R1、R2、R5的一端和NMOS管MN4的柵極連接；該MP5的漏極與三極管Q2的發(fā)射極和運(yùn)算放大器OPA的正相輸入端連接；三極管Ql的基極通過電阻R4與三極管Q3的發(fā)射極和電阻 Rl連接，集電極與公共地端GND連接；三極管Q3的基極、集電極與公共地端GND連接；三極管Q2的基極與電阻R2和R3連接，集電極與公共地端GND連接；三極管Q4的發(fā)射極通過電阻R3與三極管Q2的基極連接，且基極和集電極與公共地端GND連接，所述三極管Q1、電阻 R4、三極管Q3和三極管Q2、電阻R3、三極管Q4分別組成兩組級聯(lián)二極管，該Ql、Q2、Q3、Q4 的發(fā)射結(jié)面積比為固定比例1 :8:1: 8 ;PM0S管MP6、MP7、MP8的源極與直流電源Vdd 相連，該MP6的柵極與MP7的柵極和漏極連接，漏極與NMOS管MN4的漏極和PMOS管MP8的柵極連接；該MP7的漏極與NMOS管麗5的漏極連接；該MP8的漏極與NMOS管麗5的柵極連接，且通過電容C2和電阻R6與MP8柵極連接；NMOS管MN4的源極與NMOS管MN5的源極和 NMOS管MN6的漏極連接；NMOS管麗5的柵極通過電阻R7和R8與公共地端GND連接；NMOS 管MN6的源極與公共地端GND連接；電阻R7和R8的連接點(diǎn)作為輸出緩沖電路4的輸出端， 且通過電容C3與公共地端GND連接。本發(fā)明電路的工作原理如下接通電源電壓后，PMOS管MPl柵極被拉低到地電位，在電源電壓上升到額定工作電壓期間，當(dāng)PMOS管MPl的柵源電壓大于開啟閾值電壓時，MPl導(dǎo)通，NMOS管麗2的柵極被拉到高電位，使麗2導(dǎo)通；麗2導(dǎo)通后使PMOS管MP2、MP3、MP4、MP5的柵極被拉到低電位， 從而使它們導(dǎo)通并產(chǎn)生電流，進(jìn)而使NMOS管麗3導(dǎo)通，麗3導(dǎo)通后會產(chǎn)生兩種結(jié)果一是使NMOS管MNl導(dǎo)通，MNl導(dǎo)通后使NMOS管MN2的柵極被拉到低電位，關(guān)斷NMOS管MN2，從而啟動電路1脫離正常工作狀態(tài)，該啟動電路1脫離正常工作狀態(tài)后使在基準(zhǔn)電壓正常輸出期間，啟動電路1不產(chǎn)生更多的功耗；二是為運(yùn)算放大器OPA的偏置輸入端Ibias和NMOS 管MN6的柵極提供偏置電壓，以使基準(zhǔn)電壓產(chǎn)生電路3開始正常工作。運(yùn)算放大器OPA的輸出端為PMOS管MP2、MP3、MP4和MP5的柵極提供偏置電壓，以使所述MP2、MP3、MP4、MP5 導(dǎo)通并產(chǎn)生電流，其中PMOS管MP3、MP4、MP5組成固定比例1 4 1的電流鏡，以保證流過PMOS管MP3、MP5的電流相等；三極管Ql、Q2、Q3、Q4及電阻R3、R4組成的兩組級聯(lián)二極管，用于產(chǎn)生三極管發(fā)射結(jié)電壓差八\^，其中三極管01、02的發(fā)射極電流分別為Il和12， 基極電流分別為HdI、Λ2，三極管Ql、Q2、Q3、Q4的發(fā)射極-基極電壓分別為Veb 1、Veb2、 Veb3、Veb4,電流放大倍數(shù)均為β ；PMOS管ΜΡ4的漏極經(jīng)電阻R2、三極管Q2、運(yùn)算放大器 OPA的正相輸入端、PMOS管ΜΡ4的柵極再返回到出發(fā)點(diǎn)，構(gòu)成第一個環(huán)路；PMOS管ΜΡ4的漏極經(jīng)電阻R1、R4、三極管Q1、運(yùn)算放大器OPA的反相輸入端、PMOS管MP4的柵極再返回到出發(fā)點(diǎn)，構(gòu)成第二個環(huán)路；所述第一個、第二個環(huán)路是為了保證輸出基準(zhǔn)電壓的穩(wěn)定性；運(yùn)算放大器OPA的反相輸入端經(jīng)PMOS管MP3的柵極、漏極再返回到運(yùn)算放大器OPA的反相輸入端，構(gòu)成第三個反饋環(huán)路；運(yùn)算放大器OPA的正相輸入端經(jīng)PMOS管MP5的柵極、漏極再返回到運(yùn)算放大器OPA的正相輸入端，構(gòu)成第四個反饋環(huán)路；所述第三個、第四個反饋環(huán)路是為了保證運(yùn)算放大器OPA的反相輸入端電壓Vel和正相輸入端電壓Ve2相等，即Vel = Ve2，其中 Vel = Vebl+Ibl*R4+Veb3，Vel = Veb2+(Ib2+I2) *R3+Veb4。PMOS 管 MP6、MP7、 MP8和NMOS管MN4、MN5、MN6及電阻R7、R8構(gòu)成一個連接成負(fù)反饋形式的兩級運(yùn)算放大器，以調(diào)節(jié)NMOS管MN4的柵極電壓與NMOS管麗5的柵極電壓使其相等，進(jìn)而穩(wěn)定基準(zhǔn)輸出電壓:Vref = Veb4+K*(VT*ln64a-VQS)，其中，* 表示相乘，a = 11/12，Vt 為熱電壓，K = 1+ {4 β *R2+ (a+1) *R4} / {4 β *R3+ (a+1) * (R3-R4)}, Vos 為運(yùn)算放大器的失調(diào)電壓，NMOS 管麗5的柵極電壓經(jīng)電阻R7和電阻R8分壓，得到需要的基準(zhǔn)電壓，并輸出給外部電路。本發(fā)明通過上述的兩組級聯(lián)二極管產(chǎn)生了較大的三極管發(fā)射結(jié)電壓差ΔνΒΕ = VT*ln6^，抑制了運(yùn)算放大器的失調(diào)電壓Vre，從而大大減小失調(diào)電壓對輸出基準(zhǔn)電壓的影響。
以上僅是本發(fā)明的一個最佳實(shí)例，不構(gòu)成對本發(fā)明的任何限制，顯然在本發(fā)明的構(gòu)思下，可以對其電路進(jìn)行不同的變更與改進(jìn)，但這些均在本發(fā)明的保護(hù)之列。
權(quán)利要求
1.一種CMOS帶隙基準(zhǔn)電壓源，包括啟動電路(1)、偏置電流產(chǎn)生電路O)、基準(zhǔn)電壓產(chǎn)生電路⑶及輸出緩沖電路，它們之間依次電連接，其特征在于基準(zhǔn)電壓產(chǎn)生電路⑶ 主要由3個PMOS管MP3、MP4、MP5，4個三極管Q1、Q2、Q3、Q4，運(yùn)算放大器OPA及阻容元件組成；所述3個PMOS管MP3、MP4、MP5組成固定比例1:4:1的電流鏡，所述三極管Q1、Q3、 電阻R4和三極管Q2、Q4、電阻R3分別構(gòu)成兩組級聯(lián)二極管；該電流鏡的三個柵極輸入端均與運(yùn)算放大器OPA的輸出端連接，三個漏極與兩組級聯(lián)二極管的陽極和運(yùn)算放大器OPA的輸入端連接，以穩(wěn)定運(yùn)算放大器OPA的兩個輸入端電壓，該兩組級聯(lián)二極管的陰極與公共地端GND連接，以增加三極管發(fā)射結(jié)電壓差A(yù)Vbe，進(jìn)而減小失調(diào)電壓；運(yùn)算放大器OPA與作為尾電流源的PMOS管MP4組成反饋環(huán)路，以保證輸出基準(zhǔn)電壓的穩(wěn)定性。
2.根據(jù)權(quán)利要求1所述的CMOS帶隙基準(zhǔn)電壓源，其特征在于基準(zhǔn)電壓產(chǎn)生電路(3) 中的3個PMOS管MP3、MP4、MP5源極與直流電壓Vdd相連，柵極均與偏置電流產(chǎn)生電路(2) 的輸出端、運(yùn)算放大器OPA的輸出端及電容Cl的一端連接；該MP3的漏極與所述三極管Ql 的發(fā)射極和運(yùn)算放大器OPA的負(fù)相輸入端連接；該MP4的漏極與電阻R1、R2、R5的一端及輸出緩沖電路⑷的第一輸入端連接；該MP5的漏極與所述三極管Q2的發(fā)射極和運(yùn)算放大器 OPA的正相輸入端連接；所述三極管Ql的基極通過電阻R4與所述三極管Q3的發(fā)射極和電阻Rl連接，集電極與公共地端GND連接；所述三極管Q3的基極、集電極與公共地端GND連接；所述三極管Q2的基極與電阻R2和R3連接，集電極與公共地端GND連接；所述三極管 Q4的發(fā)射極通過電阻R3與三極管Q2的基極連接，且基極和集電極與公共地端GND連接。
3.根據(jù)權(quán)利要求1所述的CMOS帶隙基準(zhǔn)電壓源，其特征在于啟動電路⑴主要由1 個PMOS管MPl和2個匪OS管MNl、MN2組成；PMOS管MPl的漏極與匪OS管麗1的漏極和 NMOS管麗2的柵極連接，源極與直流電源Vdd相連，柵極與公共地端GND連接，以當(dāng)PMOS管 MPl的柵源電壓大于開啟閾值電壓時，電路自動啟動；NMOS管麗1的柵極與偏置電流產(chǎn)生電路O)的輸出端連接，源極與公共地端GND連接；NMOS管麗2的的源極與公共地端GND連接，漏極與偏置電流產(chǎn)生電路( 的輸入端和基準(zhǔn)電壓產(chǎn)生電路C3)的第二輸入端連接，以為偏置電流產(chǎn)生電路( 和基準(zhǔn)電壓產(chǎn)生電路C3)提供偏置電壓。
4.根據(jù)權(quán)利要求1所述的CMOS帶隙基準(zhǔn)電壓源，其特征在于偏置電流產(chǎn)生電路(2) 由至少一個PMOS管MP2和一個匪OS管麗3組成；PMOS管MP2的源極與直流電源Vdd相連， 柵極與啟動電路(1)的輸出端連接，漏極與NMOS管麗3的柵極和漏極連接；NMOS管麗3的源極與公共地端GND連接，漏極與柵極的連接點(diǎn)與啟動電路(1)的輸入端、基準(zhǔn)電壓產(chǎn)生電路(3)的第一輸入端及輸出緩沖電路的第二輸入端連接，以保證在電源電壓上升到額定工作電壓后，關(guān)斷啟動電路(1)，并為基準(zhǔn)電壓產(chǎn)生電路(3)和輸出緩沖電路(4)提供持續(xù)偏置電壓。
5.根據(jù)權(quán)利要求1所述的CMOS帶隙基準(zhǔn)電壓源，其特征在于輸出緩沖電路由3 個PMOS管MP6、MP7、MP8，3個匪OS管MN4、MN5、MN6及阻容元件構(gòu)成，所述3個PMOS管MP6、 MP7、MP8，3個NMOS管MN4、MN5、MN6及電阻R7、R8構(gòu)成一個連接成負(fù)反饋形式的兩級運(yùn)算放大器，保證NMOS管MN4的柵極電壓與PMOS管MP8的漏極電壓相等，從而穩(wěn)定輸出電壓。
6.根據(jù)權(quán)利要求5所述的CMOS帶隙基準(zhǔn)電壓源，其特征在于輸出緩沖電路(4)中的 3個PMOS管MP6、MP7、MP8的源極與直流電源Vdd相連，該MP6的柵極與MP7的柵極和漏極連接，漏極與NMOS管MN4的漏極和PMOS管MP8的柵極連接；該MP7的漏極與NMOS管麗5的漏極連接；該MP8的漏極與NMOS管麗5的柵極連接，且通過電容C2和電阻R6與MP8柵極連接；NMOS管MN4的源極與NMOS管麗5的源極和NMOS管MN6的漏極連接，柵極與基準(zhǔn)電壓產(chǎn)生電路(3)的輸出端連接；NMOS管麗5的柵極通過電阻R7和R8與公共地端GND連接；NMOS管MN6的柵極與偏置電流產(chǎn)生電路O)的輸出端連接，源極與公共地端GND連接； 電阻R7和R8的連接點(diǎn)作為輸出緩沖電路(4)的輸出端，且通過電容C3與公共地端GND連接。
全文摘要
本發(fā)明公開了一種CMOS帶隙基準(zhǔn)源，主要解決現(xiàn)有技術(shù)電路復(fù)雜、版圖面積大的問題。它由啟動電路(1)、偏置電流產(chǎn)生電路(2)、基準(zhǔn)電壓產(chǎn)生電路(3)和輸出緩沖電路(4)依次電連接構(gòu)成；其中，啟動電路(1)產(chǎn)生一個低電壓輸出到偏置電流產(chǎn)生電路和基準(zhǔn)產(chǎn)生電路，以使偏置電流產(chǎn)生電路和基準(zhǔn)產(chǎn)生電路脫離零穩(wěn)態(tài)；偏置電流產(chǎn)生電路(2)產(chǎn)生一個高電壓輸出到基準(zhǔn)電壓產(chǎn)生電路和輸出緩沖電路，同時反饋到啟動電路，使啟動電路脫離正常工作狀態(tài)，并使基準(zhǔn)電壓產(chǎn)生電路和輸出緩沖電路開始正常工作；基準(zhǔn)電壓產(chǎn)生電路(3)產(chǎn)生的基準(zhǔn)電壓經(jīng)輸出緩沖電路(4)輸出給外部電路。本發(fā)明具有結(jié)構(gòu)簡單、版圖面積小和失調(diào)低的特點(diǎn)，可廣泛應(yīng)用在大規(guī)模集成電路中。
文檔編號G05F3/24GK102289243SQ201110182478
公開日2011年12月21日 申請日期2011年6月30日 優(yōu)先權(quán)日2011年6月30日
發(fā)明者張華磊, 杜含笑, 來新泉, 王松林, 趙永瑞 申請人:西安電子科技大學(xué)